2041|0

7

帖子

0

TA的资源

一粒金砂(中级)

楼主
 

ADC12CLK = SMCLK = 5MHz时的寄存器设置 [复制链接]

我想用DCO + FLL来得到较为稳定的5MHz,所以设置了一下寄存器:
  1. void Clock_Initial(void){
  2.         WDTCTL = WDTPW + WDTHOLD;
  3.         P2SEL |= BIT2;
  4.         P2DIR |= BIT2;                            // Test SMCLK Output P2.2

  5.         P5SEL |= BIT4 + BIT5;                                           // Port select XT1
  6.         REFCTL0 &= ~REFMSTR;

  7.         UCSCTL6 &= ~(XT1OFF);                     // XT1 On
  8.         UCSCTL6 |= XCAP_3;                        // Internal load cap

  9.         // Loop until XT1 fault flag is cleared
  10.         do
  11.         {
  12.           UCSCTL7 &= ~XT1LFOFFG;                  // Clear XT1 fault flags
  13.         }while (UCSCTL7&XT1LFOFFG);               // Test XT1 fault flag

  14.         // Initialize DCO to 5MHz
  15.         __bis_SR_register(SCG0);                  // Disable the FLL control loop
  16.         UCSCTL0 = 0x0000;                         // Set lowest possible DCOx, MODx
  17.         UCSCTL1 = DCORSEL_5;                                          // 2.5MHz - 6MHz
  18.         UCSCTL2 = FLLD_0 + 152;                    // Set DCO Multiplier for 5MHz
  19.                                                   // (N + 1) * FLLRef = Fdco
  20.                                                   // (152 + 1) * 32768 = 5MHz
  21.                                                   // Set FLL Div = fDCOCLK/1
  22.         UCSCTL3 = SELREF_2 + FLLREFDIV_0;                  // Reference of FLL select REFOCLK, fFLLREFCLK/1
  23.         UCSCTL4 = SELA_3 + SELS_3 + SELM_3;                  // SMCLK = ADCLK = MCLK = DCOCLK
  24.         UCSCTL5 = DIVPA_0 + DIVA_0 + DIVS_0 + DIVM_0; //

  25.         __bic_SR_register(SCG0);                  // Enable the FLL control loop

  26.         // 32 x 32 x 5 MHz / 32,768 Hz = 156250 = MCLK cycles for DCO to settle
  27.         __delay_cycles(156250);

  28.         do
  29.         {
  30.            UCSCTL7 &= ~(XT2OFFG + XT1LFOFFG + DCOFFG);         // Clear XT2,XT1,DCO fault flags
  31.            SFRIFG1 &= ~OFIFG;                                      // Clear fault flags
  32.         }while (SFRIFG1 & OFIFG);                           // Test oscillator fault flag
  33. }
复制代码
这样的设置是不是有问题啊?多谢

[ 本帖最后由 haiqibian 于 2013-11-8 21:57 编辑 ]
 
点赞 关注

回复
举报
您需要登录后才可以回帖 登录 | 注册

随便看看
查找数据手册?

EEWorld Datasheet 技术支持

相关文章 更多>>
关闭
站长推荐上一条 1/9 下一条

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表