电子工程世界-论坛»论坛 › 电子技术交流 › FPGA/CPLD › 用Verilog实现滑动平均

阅 10760|回 4

1 帖子	0 TA的资源

一粒金砂（初级）

楼主

发表于2013-11-5 10:55 只看该作者

用Verilog实现滑动平均 [复制链接]

急求用Verilog语言实现的滑动平均的代码，还望大神不吝赐教！对于一组数据，看成一个队列，每采样得到一个新的数据就放入队列中，同时剔除队列中最开始进去的那个值，然后将这组数求平均输出！急！

滑动平均

此帖出自FPGA/CPLD论坛

最新回复

白丁

http://baike.baidu.com/link?url= ... U8jxipDp0z4mobqJBs_ 详情回复发表于 2013-11-9 09:06

点赞关注

FPGA论坛 CPLD论坛 FPGA教程

白丁

6423 帖子	17 TA的资源

版主

沙发

发表于2013-11-5 16:10 只看该作者

这个还不简单，跟求平均差不了哪里去

此帖出自FPGA/CPLD论坛

FPGA培训 FPGA设计 verilog教程

fsyicheng

775 帖子	0 TA的资源

纯净的硅（高级）

板凳

发表于2013-11-5 17:20 只看该作者

用FPGA来做这个东西未必是一个很好的方案，你可以用FIFO，再建立一个寄存器REG A，然后每个时钟都把新进的数据加到A中，把FIFO中第一个数据读取，从A中减去，然后就是A做除法，A做除法时，最好是2的N次方，这样可以直接用取位而不要真正地去除。

此帖出自FPGA/CPLD论坛

osoon2008

447 帖子	30 TA的资源

五彩晶圆（初级）

4楼

发表于2013-11-9 08:25 只看该作者

是不是记错了 "同时剔除队列中最开始进去的那个值，", 是剔除掉其中的最大值和最小值.

此帖出自FPGA/CPLD论坛

点评

白丁

http://baike.baidu.com/link?url=kA52MQJwjiIqIAU5NZSqu2S0af3xCkzaJ0Sy9esPiQe8xTePsRvz0brVg8ZxuEG7Z9wU8jxipDp0z4mobqJBs_ 详情回复发表于 2013-11-9 09:06

个人签名www.ctdisk.com/u/1283024
个人书库，持续更新中。

白丁

6423 帖子	17 TA的资源

版主

5楼

发表于2013-11-9 09:06 只看该作者

回复 4楼osoon2008 的帖子

http://baike.baidu.com/link?url= ... U8jxipDp0z4mobqJBs_

此帖出自FPGA/CPLD论坛

返回列表发新帖回复

活动更多>>

开源项目更多>>

随便看看

大规模语言模型从理论到实践第一章绪论
#大规模语言模型#基本概念#发展历程#构建流程#内容安排大语言模型是一种由包含数百亿个及以上参数的深度神经网络构建的语言模型，通常使用自监督学习方法通过大量无标注文本进行训练。2018年以来,Google、OpenAI、Meta、百度、华为等公司和研究机构相继发布了 ...
IntraWeb_v7.0.11
USBCamera 摄像头拍照采集程序
ISE 相关问题
SBUF寄存器
ACTEL选型资料
DCS系统UPS电源配置
硬件工程师招聘或外包