《基于XILINX FPGA嵌入式系统设计与开发》

phdwong

《基于XILINX FPGA嵌入式系统设计与开发》 [复制链接]

 

-----创芯电子科技
公开免费《基于XILINX FPGA嵌入式系统设计与开发》
本着分享进步的原则，与出版社友好协商，本书觉得分时间进行免费共享，不出版
目录见之前的几篇文章
欢迎下载拍砖

phdwong

目录
基础篇
第一章        FPGA入门基础-----------------------------------------------------------------------------------
1.1 FPGA特点与应用
1.2 FPGA体系架构
1.2.1 FPGA基本结构
1.2.2 FPGA工艺
1.3 常用Xilinx FPGA
1.3.1 Spartan-6
1.3.2 Virtex-6
1.3.3 Xilinx 7系列
1.3.4 ZYNQ系列
1.4 创芯验证平台-创芯SOC开发板
1.4.1 系统构架与功能
1.4.2 管脚约束
1.5 实战训练—LED流水灯
1.5.1 目的—了解FPGA开发流程
1.5.2实战训练
1.6 总结

第二章        FPGA开发环境-----------------------------------------------------------------------------------
2.1 Xilinx ISE介绍
2.1.1 ISE简介
2.1.2 ISE安装
2.1.3 ISE库编译
2.2 Mentor Modelsim介绍
2.2.1 Modelsim安装
2.2.2 Modelsim常用命令
2.3 Matlab介绍
2.3.1 Matlab安装
2.3.2 FPGA开发中常用命令
2.4 实战训练—FIR滤波器设计
2.4.1 目的—ISE、Modelsim与Matlab联合开发
2.4.2实战训练
2.5 总结

第三章        Xilinx FPGA系统设计与原理--------------------------------------------------------------------
3.1 FPGA配置电路
3.1.1 FPGA常用配置
3.1.2 Spartan-6系列配置电路
3.1.3 Virtex-6系列配置电路
3.1.3 Kintex-7系列配置电路
3.1.4 ZYNQ配置电路
3.2 FPGA JTAG原理与设计
3.2.1 JTAG标准
3.2.2 Xilinx JTAG配置
3.3 实战训练—创芯SOC开发板串行配置
3.3.1 目的—熟悉FPGA串行配置
3.3.2实战训练
3.4 总结

逻辑设计篇
第四章        ISE使用详解-----------------------------------------------------------------------------------
4.1 ISE界面详解
4.1.1 File菜单
4.1.2 Project菜单
4.1.3 Tool菜单
4.1.4 实例—创建工程
4.2 约束
4.2.1 管脚约束
4.2.2 时序约束
4.2.3 UCF编写
4.2.4 实例—对LED实例进行约束
4.3 XST综合
4.3.1 XST属性设置
4.3.2 实例
4.4 实现
4.4.1 翻译
4.4.2 映射
4.4.3 布局布线
4.5 ChipScope Pro调试
4.5.1 ChipScope Pro工作原理
4.5.2 ICON属性
4.5.3 ILA属性
4.5.4 VIO属性
4.5.5 ChipScope Pro实例
4.6 PlanAhead工具应用
4.6.1 PlanAhead开发流程
4.6.2 I/O引脚分配
4.6.3 分割设计
4.6.4 PlanAhead实例
4.7 CORE Generator
4.7.1 CORE Generator介绍
4.7.2 CORE Generator实例
4.8 iMPACT配置与编程
4.8.1 生成FPGA配置文件
4.8.2 生成PROM编程文件
4.8.3 下载
4.9 创芯SOC开发FPGA开发介绍
4.10 实战—数码管设计
4.10.1目的—熟悉ISE开发流程
4.10.2实战训练
4.11 总结

第五章        数字信号处理的FPGA实现------------------------------------------------------------------------
5.1 数的表示
5.1.1 浮点数
5.1.2 定点数
5.1.3 量化误差
5.2 基本运算
5.2.1 加法
5.2.2 乘法
5.2.3 除法
5.2.4 求模运算
5.2.5 log运算
5.2.6 实例
5.3 平均算法
5.3.1 常规平均算法
5.3.2 滑动平均算法
5.3.3 优化平均算法
5.2.7 实例
5.4 FIR滤波器
5.4.1 FIR滤波器原理
5.4.2 FIR MATLAB设计
5.4.3 FIR core设计
5.5 直接数字频率合成
5.5.1 原理
5.5.2 基于LUT的DDS
5.5.3 截位误差
5.6 变频
5.6.1 频谱搬移
5.6.2 上变频
5.6.3 下变频
5.6.4 无乘法器变频
5.6.5 实例
5.7 Cordic算法
5.7.1 Cordic原理
5.7.2 Cordic硬件设计
5.7.3 基于Cordic的DDS实现
5.8 总结

第六章        常用接口的FPGA实现------------------------------------------------------------------------------
6.1 接口设计规范
6.1.1 怎么设计接口
6.1.2 阅读接口资料
6.1.3 接口的HDL实现
6.1.4 接口的测试验证
6.2 ADC
6.2.1 器件介绍
6.2.2 ADC硬件设计
6.2.3 实现与验证
6.3 DAC
6.3.1 器件介绍
6.3.2 DAC硬件设计
6.3.3 实现与验证
6.4 UART
6.4.1 UART协议
6.4.2 UART硬件电路
6.4.3 UART发射模块
6.4.4 UART接收模块
6.4.5 实现与验证
6.5 SPI
6.5.1 SPI协议
6.5.2基于SPI的ADC接口
6.5.3 实现与验证
6.6 I2C
6.6.1 I2C协议
6.6.2 基于I2C的温度传感器
6.6.3 实现与验证
6.7 VGA接口
6.7.1 VGA介绍
6.7.2 VGA硬件电路
6.7.3 VGA系统HDL的设计
6.7.4 实现与验证
6.8 LCD液晶显示
6.8.1 LCD液晶接收
6.8.2 LCD1602硬件电路
6.8.3 实现与设计
6.9 IIS音频接口
6.9.1 IIS音频总线介绍
6.9.2 音频采集接口设计
6.9.3 实现与验证
6.10 总结


嵌入式设计篇
第七章        嵌入式软核MicroBlaze------------------------------------------------------------------------------
7.1 可编程片上系统
7.1.1 硬核处理器
7.1.2 软核处理器
7.1.3 可编程片上系统优缺点
7.2 MicroBlaze介绍
7.2.1 MicroBlaze系统构架
7.2.2 基于MicroBlaze系统开发流程
7.2.3 实例-Hello,World!
7.3 软核接口
7.3.1 LMB
7.3.2 AXI
7.3.3 PLB
7.3.4 FSL
7.4 总结

第八章        EDK开发环境------------------------------------------------------------------------------
8.1 EDK介绍
8.1.1 EDK安装
8.1.2 EDK库编译
8.1.3 实例—流水灯
8.2 XPS
8.2.1 XPS界面介绍
8.2.2 硬件工程建立向导
8.2.3 实例—创芯SOC工程测试
8.3 SDK
8.3.1 SDK界面介绍
8.3.2 软件工程建立向导
8.3.3 实例—创芯SOC工程测试
8.4 调试工具
8.4.1 XMD工具
8.4.2 ChipScope Pro工具
8.4 编程下载
8.6 创芯SOC开发MicroBlaze开发介绍
8.5 总结

第九章        MicroBlaze Core使用与设计------------------------------------------------------------
9.1 总线选择
9.1.1 PLB与AXI比较
9.1.2 时序设计关键点
9.1.3 基于PLB MicroBlaze系统开发设计
9.1.4 基于AXI MicroBlaze系统开发设计
9.2 UART
9.2.1 UART Core介绍
9.2.2 UART系统平台搭建
9.2.3 实例—串口通信
9.3 BRAM
9.3.1 BRAM Core介绍
9.3.2 控制端口设计关键
9.3.4 实例—ISE与EDK数据交互
9.4 GPIO
9.4.1 GPIO介绍
9.4.2 端口方向
9.4.3 实例—基于GPIO的LCD驱动
9.5 Timer
9.5.1 Timer Core介绍
9.5.2 外挂属性设计
9.5.3 实例1—基于Timer系统函数运行时间测试
9.5.4 实例2—基于Timer定时器
9.6 中断
9.6.1 中断介绍
9.6.2 中断设置
9.6.3 实例1—单一中断控制
9.6.4 实例2—多中断控制
9.6 ChipScope Pro Core
9.6.1 AXI ChipScope Pro介绍
9.6.2 基于AXI ChipScope Pro工具的系统调试
9.7 总结

第十章        基于MicroBlaze的高速接口-----------------------------------------------------------------------
10.1 基于MicroBlaze DDR3 接口设计
10.1.1 DDR3介绍
10.1.2 Xilinx DDR3 MIG向导
10.1.3 基于DDR3的滑动平均算法的实现
10.2 基于MicroBlaze 千兆以太网设计与实现
10.2.1 千兆以太网
10.2.2 Lwip协议栈
10.2.3 千兆以太网系统设计与实现
10.3 总结


系统设计篇
第十一章 基于时差法超声测风系统的设计-------------------------------------------------------------
11.1 超声测风现状
11.2 超声测风原理
11.2.1 时差法
11.2.2 相位法
11.2.3 频率差法
11.3 系统硬件设计
11.3.1 超声前端的设计
11.3.2 FPGA算法的实现
11.4 总结

第十二章 基于MicroBlaze的DPD算法设计与实现---------------------------------------------------
12.1 预失真原理
12.2 基于LS算法的DPD
12.3 基于MicroBlaze DPD系统构架
12.4 LS算法的MicroBlaze实现
12.5 算法验证
12.6 总结


附录 创芯SOC开发板详解

phdwong

《基于XILINX FPGA嵌入式系统设计与开发》第七章
《基于XILINX FPGA嵌入式系统设计与开发》第七章
第七章 嵌入式软核MicroBlaze
从本章开始，我们将系统的介绍Xilinx MicroBlaze，包括MicroBlaze系统结构、LMB总线、PLB总线、AXI总线、FSL及其开发环境XPS和SDK。

7.1可编程片上系统

可编程片上系统芯片SOPC（System On a Programmable Chip）是Altera公司于2000年提出的一种灵活高效的SOC解决方案，SOPC利用可编程逻辑技术把整个电子系统集成在一个单片上，是一种特殊的嵌入式系统芯片。与可编程逻辑器件一样，SOPC的设计也仅需完成前端设计，故其设计投入比较少，设计方法灵活，SOPC的系统功能可裁减、易扩充，结合了SOC和CPLD、FPGA的优点。作为一种系统级芯片，SOPC具有低的设计成本和开发风险，从而获得广泛的应用。

7.1.1 硬核处理器

硬核处理器，如PowerPC、ARM处理器。硬核处理器的优势在于工作频率高，接口丰富。硬核处理器在可编程器件中不能进行裁剪，用户不能对其进行修改，同时也一直固化在可编程逻辑器件中。因此在选择FPGA器件时需要考虑器件对硬核处理器的支持。目前Xilinx公司支持硬核处理器的器件有Virtex-4，Virtex-5。对于ARM来说，Xilinx公司最新的Zynq-7000已经支持ARM® Cortex™-A9 MPCore。

7.1.2 软核处理器

软核处理器，如Xilinx公司的MicroBlaze、Altera公司的Nios II。软核处理器的最大优势是在于用户可行裁剪设计。软核处理器一般都是可配置的通用RISC处理器，很容易的与用户设计的逻辑相结合，集成到Xilinx/Altera FPGA器件中。

7.1.3 可编程片上系统优缺点

随着微电子工艺的迅速发展，可编程器件资源规模越来越大。在拥有大规模的逻辑资源、存储资源、DSP资源后，相比以前的规模，可编程逻辑器件可以做更多事情。将软核、硬核和用户逻辑资源进行无缝的连接，可缩短系统产品的开发周期、降低设计风险和成本。但是，对于大容量的可编程器件，必定需要更多的供电电源、IO管脚。因此，在板级设计，必须考虑信号完整性。在逻辑设计，逻辑开发人员需要注意时序约束的问题。

7.2 MicroBlaze介绍

MicroBlaze™ 在基于 FPGA 的软核处理器领域中处于业界领先地位，可提供高级架构选项，如 AXI 或 PLB 接口、存储器管理单元 (MMU)、指令和数据端缓存、可配置的流水线深度和浮点单元 (FPU) 等。MicroBlaze 是Xilinx免费提供的32位 RISC哈佛架构软核处理器。它具有极其灵活的架构以及丰富的指令集，是专为嵌入式应用优化而设计的，能够以最低系统成本为开发人员提供精密的处理系统。

7.2.1 MicroBlaze系统构架
作为完整的CPU，通过Xilinx公司提供的软核开发环境，用户可以根据需求进行自定义配置，对于Xilinx XPS 13.2软件支持的软核版本为V8.2，目前最新的版本为V8.4(XPS 14.4)。了解MicroBlaze基本结构不但有助于用户了解配置，还可以在开发过程中，更深入的优化软核配置及其软件效率。对于开发者而言，选择不同的器件，得到软核的性能是不一样的。如表7-1所示，Blaze在各个器件中的性能。

表7-1 MicroBlaze性

MicroBlaze 处理器 v8.40.b 的性能级别 (v14.4 XPS)
器件系列 性能优化的 MicroBlaze
添加分支优化功能
(5 级流水线)
1.38 DMIPs/MHz 性能优化的 MicroBlaze
(5 级流水线)
1.30 DMIPs/MHz 面积优化的 MicroBlaze
(3 级流水线)
1.03 DMIPS/MHz
Zynq-7000 SoC (-3) 228DMIPs 259DMIPs 196DMIPs
Virtex-7 FPGA (-3) 293DMIPs 393DMIPs 264DMIPs
Kintex-7 FPGA (-3) 317DMIPs 408DMIPs 264DMIPs
Virtex-6 FPGA (-3) 306DMIPs 384DMIPs 246DMIPs
Spartan-6 FPGA (-4) 166DMIPs 209DMIPs 152DMIPs

MicroBlaze软核采用了RISC架构，以及哈佛结构的32位指令和数据总线。其结构如图7-1所示。


图7-1 MicroBlaze结构示意图
MicroBlaze结构由下述部分组成

ALU，完成大部分指令执行；
Shift，移位寄存器，执行普通的左移、右移指令；
Barrel Shift，桶形移寄存器，执行桶形移位指令；
Multiplier，乘法器，MicroBlaze提供32*32位定点乘法器单元，支持流水线操作；
Divider，除法器，MicroBlaze提供一个32*32位定点除法器单元；
Special Purpose Registers，特殊寄存器组；
Registers File，通用寄存器组，由32个32位寄存器组成，标号为R0~R31；
MicroBlaze总线接口由包括了数据总线、指令总线，支持IBM PLB总线和ARM AXI总线以及本地总线LMB。

MicroBlaze内核有如下特性与选项，

容错性，其中包括纠错码 (ECC) 和锁步支持
LMB BRAM 存储器
对内部 BRAM 和高速缓存进行校检保护
浮点单元 (FPU)
IEEE 754 兼容的
单精度
内存管理单元（MMU）
带有受 Linux 支持的虚拟存储器的全 MMU
MPU 模式，可以实现安全 RTOS 应用的区域保护
指令和数据高速缓存
高速缓存尺寸可配置：2kB - 64kB（基于块 RAM）
Microcache 尺寸可配置：64B – 1024B（基于分布式 RAM）
直接映射的直写或回写操作
Victim 高速缓存尺寸可配置：2、4或8条高速缓存线路
指令流缓冲器
分支优化
分支预测逻辑
分支目标高速缓存
执行硬件加速
柱式移位器（单周期操作）
整除（32 周期操作）
乘法（单周期操作）
指令集扩展
模式比较指令
机器状态寄存器设置和清空
原子存取
提供 Endian 转换支持
硬件异常支持
非对齐访问
非法指令
数据总线误差
指令总线误差
除法异常
浮点异常
FSL 异常
MMU 异常
中断信号-边缘或电平
调试逻辑
通过调试支持内核实现 JTAG 控制
硬件断点多达8个
硬件监视点多达8个


7.2.2 基于MicroBlaze系统开发流程

对于MicroBlaze开发，我们主要是在Xilinx提供的EDK环境(包括XPS构建硬件平台、SDK编写软件应用程序)进行开发，对于系统级构建，可以联合ISE进行，相互嵌套。
在Xilinx MicroBlaze开发中，开发者可以自定义处理器中的硬件逻辑子系统，这种定制是不能使用标准的现场微处理器或者控制芯片。硬件平台可以灵活设计为嵌入式系统中的子模块。硬件平台是由一个或者多个处理器core通过总线和外围设备相连接，XPS软件对其硬件平台的描述文件(Microprocessor Hardware Specification, .MHS)进行跟踪。
在软件开发时，板级支持包(Board Support Package, BSP)，是集软件驱动器、操作系统(可选)来建立开发者的应用程序。在创建软件之前，硬件平台导入SDK时，必须建立BSP。Xilinx 嵌入式开发流程如图7-2所示。

phdwong

第7章 第7章.pdf (9.57 MB, 下载次数: 298, 售价: 1 分芯积分)

2013-10-4 00:15 上传

点击文件名下载附件
售价: 1 分芯积分  [记录]

phdwong

《基于XILINX FPGA嵌入式系统设计与开发》第八章
《基于XILINX FPGA嵌入式系统设计与开发》第八章

随着微电子工艺的发展，现在可编程门阵列容量越来越大，片上系统设计开发已经成为可能。跨行业的开发融合，使得嵌入式系统得到了前所未有的发展。EDK，Embedded Development Kit，是Xilinx公司面向嵌入式系统开发的一个完整的开发环境。EDK适用于MicroBlaze或者PowerPC系统开发，同样也适用于Xilinx最新的7系列ZYNQ的开发。本章将结合实例，介绍EDK开发平台、调试方式以及下载。

8.1 EDK软件介绍
EDK(Embedded Development Kit)，嵌入式开发套件，是Xilinx公司开发的一套使开发者能够基于Xilinx FPGA器件设计一个完整的嵌入式处理器的工具。EDK开发套件包括了Xilinx Platform Studio(XPS)和Software Development Kit(SDK)。

XPS，是MicroBlaze嵌入式处理器系统的硬件开发环境，使用XPS，可以很直接的使用GUI进行硬件平台的搭建，与ISE开发环境类似。

SDK，是一个集成开发环境，用于C/C++嵌入式软件一样程序的建立，通过BSP，与XPS进行无缝连接和验证。SDK是建立在Eclipse的开源框架下，对于用过基于Eclipse的开发环境的开发人员，会缩短熟悉SDK的周期。

8.1.1 软件安装与库编译
      EDK的安装，可以选择与ISE一起安装，也可以单独安装，如下图所示。安装选项ISE Design Suite: Embedded Edition和ISE Design Suite: System Edition分别表示单独安装和与Xilinx开发软件全部安装，对于后者，安装需要的空间更大。如图8-1所示，对于后续的步骤与安装ISE一致，在此不再赘述，可参考Xilinx ISE安装章节。



图8-1 EDK软件安装

当软件安装EDK软件安装好后，可以对EDK所有的库进行编译，以供功能仿真使用。单击Xilinx ISE Design Suite 13.2 ->ISE Design Tools->Tools->Simulation Library Compilation Wizard进行编译，部分向导与ISE编译库章节一致，如图8-2所示，在进行下图向导时，选择EDK Simulation Library进行库编译，库编译成功如图8-3所示。



图8-2 EDK库编译选项



图8-3 EDK库编译成功

当完成编译后，可以在安装目录\13.2\ISE_DS\ISE下得到modelsim.ini文件，生成库路径如下，将下述的路径加入到Modelsim安装路径下的Modelsim.ini文件中，即可为后面使用Modelsim仿真EDK作基础。

edk = C:\Xilinx\13.2\ISE_DS\ISE\mti_se\6.6d\nt/edk

cdn_axi3_master_bfm_wrap_v1_00_a = C:\Xilinx\13.2\ISE_DS\ISE\mti_se\6.6d\nt/edk/cdn_axi3_master_bfm_wrap_v1_00_a

cdn_axi3_slave_bfm_wrap_v1_00_a = C:\Xilinx\13.2\ISE_DS\ISE\mti_se\6.6d\nt/edk/cdn_axi3_slave_bfm_wrap_v1_00_a

…

…

xps_usb2_device_v4_00_a = C:\Xilinx\13.2\ISE_DS\ISE\mti_se\6.6d\nt/edk/xps_usb2_device_v4_00_a

xps_usb2_device_v5_00_a = C:\Xilinx\13.2\ISE_DS\ISE\mti_se\6.6d\nt/edk/xps_usb2_device_v5_00_a

xps_usb2_device_v6_00_a = C:\Xilinx\13.2\ISE_DS\ISE\mti_se\6.6d\nt/edk/xps_usb2_device_v6_00_a

8.1.2 EDK设计流程
      在进行嵌入式系统设计开发时，完整的设计流程包括了硬件平台的设计与调试、软件应用程序的编写与调试。EDK基本的开发流程如图8-4所示。

第八章 EDK开发环境

随着微电子工艺的发展，现在可编程门阵列容量越来越大，片上系统设计开发已经成为可能。跨行业的开发融合，使得嵌入式系统得到了前所未有的发展。EDK，Embedded Development Kit，是Xilinx公司面向嵌入式系统开发的一个完整的开发环境。EDK适用于MicroBlaze或者PowerPC系统开发，同样也适用于Xilinx最新的7系列ZYNQ的开发。本章将结合实例，介绍EDK开发平台、调试方式以及下载。

8.1 EDK软件介绍
EDK(Embedded Development Kit)，嵌入式开发套件，是Xilinx公司开发的一套使开发者能够基于Xilinx FPGA器件设计一个完整的嵌入式处理器的工具。EDK开发套件包括了Xilinx Platform Studio(XPS)和Software Development Kit(SDK)。

XPS，是MicroBlaze嵌入式处理器系统的硬件开发环境，使用XPS，可以很直接的使用GUI进行硬件平台的搭建，与ISE开发环境类似。

SDK，是一个集成开发环境，用于C/C++嵌入式软件一样程序的建立，通过BSP，与XPS进行无缝连接和验证。SDK是建立在Eclipse的开源框架下，对于用过基于Eclipse的开发环境的开发人员，会缩短熟悉SDK的周期。

8.1.1 软件安装与库编译
      EDK的安装，可以选择与ISE一起安装，也可以单独安装，如下图所示。安装选项ISE Design Suite: Embedded Edition和ISE Design Suite: System Edition分别表示单独安装和与Xilinx开发软件全部安装，对于后者，安装需要的空间更大。如图8-1所示，对于后续的步骤与安装ISE一致，在此不再赘述，可参考Xilinx ISE安装章节。



图8-1 EDK软件安装

当软件安装EDK软件安装好后，可以对EDK所有的库进行编译，以供功能仿真使用。单击Xilinx ISE Design Suite 13.2 ->ISE Design Tools->Tools->Simulation Library Compilation Wizard进行编译，部分向导与ISE编译库章节一致，如图8-2所示，在进行下图向导时，选择EDK Simulation Library进行库编译，库编译成功如图8-3所示。



图8-2 EDK库编译选项



图8-3 EDK库编译成功

当完成编译后，可以在安装目录\13.2\ISE_DS\ISE下得到modelsim.ini文件，生成库路径如下，将下述的路径加入到Modelsim安装路径下的Modelsim.ini文件中，即可为后面使用Modelsim仿真EDK作基础。

edk = C:\Xilinx\13.2\ISE_DS\ISE\mti_se\6.6d\nt/edk

cdn_axi3_master_bfm_wrap_v1_00_a = C:\Xilinx\13.2\ISE_DS\ISE\mti_se\6.6d\nt/edk/cdn_axi3_master_bfm_wrap_v1_00_a

cdn_axi3_slave_bfm_wrap_v1_00_a = C:\Xilinx\13.2\ISE_DS\ISE\mti_se\6.6d\nt/edk/cdn_axi3_slave_bfm_wrap_v1_00_a

…

…

xps_usb2_device_v4_00_a = C:\Xilinx\13.2\ISE_DS\ISE\mti_se\6.6d\nt/edk/xps_usb2_device_v4_00_a

xps_usb2_device_v5_00_a = C:\Xilinx\13.2\ISE_DS\ISE\mti_se\6.6d\nt/edk/xps_usb2_device_v5_00_a

xps_usb2_device_v6_00_a = C:\Xilinx\13.2\ISE_DS\ISE\mti_se\6.6d\nt/edk/xps_usb2_device_v6_00_a

8.1.2 EDK设计流程
      在进行嵌入式系统设计开发时，完整的设计流程包括了硬件平台的设计与调试、软件应用程序的编写与调试。EDK基本的开发流程如图8-4所示。

phdwong

第八章 第八章.pdf (9.57 MB, 下载次数: 247, 售价: 1 分芯积分)

2013-10-4 00:18 上传

点击文件名下载附件
售价: 1 分芯积分  [记录]

philips_lu

能不能直接将所有的篇章放在一起，芯币多一些就行，下载太麻烦了

phdwong

陆续上传中

phdwong

原帖由 philips_lu 于 2013-10-4 19:55 发表
能不能直接将所有的篇章放在一起，芯币多一些就行，下载太麻烦了

陆续上传中

pumpkin918

希望是好东西

rowen800

呵呵，没看到关键的几章

benny512

支持赛灵思~~

qaz5484

就只有这么两章么？

phdwong

后面的会陆续更新

彩云之南

亲，第七章之前的在哪里下载啊？

zch74

好东西啊，需要源码看看

fantasy_OS

之前花了3芯币，没下下来，你还是出书吧~

dell_wang

新手，求指点

dell_wang

学习

MOLYS

好东西，共同分享！