社区首页
★ 社区积分制度 ★ 新手必读 ★ 申请版主★
 

论坛

切换旧版
返回列表 发新帖 回复
阅 39937|回 4
liqz

1

帖子

0

TA的资源

一粒金砂（初级）
楼主
发表于2007-8-17 09:47 只看该作者
 

VHDL语言中 q <= (others => 0) 是什么意思 [复制链接]

VHDL语言中 q <= (others => 0) 是什么意思?
others
此帖出自FPGA/CPLD论坛

最新回复

neil3w
把左侧信号全赋0 对于多位二进制信号比较方便 尤其在初始化时  详情 回复 发表于 2007-8-17 09:52
点赞 关注
 
FPGA论坛  CPLD论坛  FPGA教程
回复
举报
vtvt

1

帖子

0

TA的资源

一粒金砂（初级）
沙发
发表于2007-8-17 09:49 只看该作者
 

回复：VHDL语言中 q <= (others => 0) 是什么意思

把信号q所有的位赋值 为'0'
此帖出自FPGA/CPLD论坛
 
 
FPGA培训  FPGA设计  verilog教程
回复
举报
sunclever

1

帖子

0

TA的资源

一粒金砂（初级）
板凳
发表于2007-8-17 09:50 只看该作者
 

回复：VHDL语言中 q <= (others => 0) 是什么意思

一次性按位赋值，全部位为零
此帖出自FPGA/CPLD论坛
 
 
 
回复
举报
beethoven

1

帖子

0

TA的资源

一粒金砂（初级）
4楼
发表于2007-8-17 09:51 只看该作者
 

回复：VHDL语言中 q <= (others => 0) 是什么意思

当q的位数比较多时，这个写法就显得很简单了。
此帖出自FPGA/CPLD论坛
 
 
 
回复
举报
neil3w

1

帖子

0

TA的资源

一粒金砂（初级）
5楼
发表于2007-8-17 09:52 只看该作者
 

回复：VHDL语言中 q <= (others => 0) 是什么意思

把左侧信号全赋0 对于多位二进制信号比较方便 尤其在初始化时
此帖出自FPGA/CPLD论坛
 
 
 
回复
举报
返回列表 发新帖 回复
您需要登录后才可以回帖 登录 | 注册

活动 更多>>
开源项目 更多>>
随便看看
查找数据手册?
搜索

EEWorld Datasheet 技术支持

热门标签
相关文章 更多>>
新帖速递
关闭
站长推荐上一条 1/6 下一条

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关： 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

用户热搜：

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编：100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表