EE Logic PCB完成部分

deweyled

EE Logic PCB完成部分 [复制链接]

目前原理图基本完成，SRAM和FPGA连接部分还在布线时换线，暂时先不发布了。

PCB图布局布线图进展情况如图。板子目前大小10cM x 7cM

最近公司项目比较多既不能放弃这个DIY，也不能花太多精力。

折中一下电源就不再折腾了，直接用AMS1117做电源。不过电源设计有时间还是要好好学习学习的。

CY7C68013从100Pin的改到56Pin的。
增加了一个想法，假设自己的软件开发会延时，也可以用兼容的方法先借用Seleae的软件（包括USB固件）让硬件先跑起来。

CY7C68013的IIC配置接口预留了连接到FPGA，看看以后能不能在FPGA中直接写一个个24C64的。

FPGA只是直连采集到的数据。后续再慢慢开发自己的软件。
明天还要到公司加班，估计晚上就能完成原理图及PCB图设计。
再根据目前的硬件设计思路整理一些文档。根据当初的预计，项目还木有Delay。

shihuntaotie

持续关注项目进展

IC爬虫

怎么救你一个人做啊？当初报名的人应该分担一下

deweyled

我先大概画出第一版，大家在帮忙查错，改进。

毕竟不是很复杂的项目，人多了也不好分工画。

chenzhufly

  画的不错哦，加油加油!

我准备在EE_FPGA上改一版

deweyled

换个高端点的FPGA玩玩不？

一起折腾

martinz

1. 只用JTAG就可以了，AS去掉。
2. USB布线要注意下，失败案例太多
3.尽量元器件在一面，方便返修。
4.考虑用更新的型号，价格更便宜，体积更小，如EP4CE10   144 pin

chenzhufly

换啥？  推荐个

chenzhufly

很不错的建议

deweyled

非常感谢您的建议。

AS接口都画好了，不删了

只是自己DIY，还没有考虑返修的问题。

144管脚感觉有点少，如果这版成功，下一次做再换片子。

bobde163

关注学习，支持楼主。

wu12345

deweyled 发表于 2013-9-8 22:59
非常感谢您的建议。

AS接口都画好了，不删了

我也建议删掉as

wateras1

活动还在弄吗，随时关注着