FPGA的FIFO的IP核有bug吗

guolonghui

FPGA的FIFO的IP核有bug吗 [复制链接]

各位大牛好，现在遇到一个问题如下
我用四个内存分别接四个摄像头，然后通过fifo存取sdram，然后usb传到上位机，usb这块确定没有问题，现在的问题是我1，4摄像头fifo读写都没有问题，但是中间两个摄像头有出现越点的情况。下面的第一个图是拍摄方格纸的图像，第二个图是我用顺序的数据的图像，大牛看看什么地方出问题了，外面的代码没有问题，现在的问题是定位在FPGA的FIFO上

kdy

bug是没有，不过你做视频传输是不是用的低端的片子，像spartan或者cyclone之类的，时序约束超过100M时应该适当调整，增加寄存器流水深度，防止时序紧张。因为约束有时候会考虑不周全造成报告通过而实际有问题

luooove

楼主是用什么芯片，这么清晰的图

guolonghui

这个还好，还没调焦，我们用的500w的摄像头，用fpga做的，是很快的
那个问题也搞定了，是硬件的问题，自己写了个fifo也不行

luooove

具体型号呢，我之前用OV7620做，因为是以前参加过智能车的比赛，就用了这个，效果不太好。

ailsaaxin

正在学习FIFO  好难啊 自己还是菜鸟

zouxiaohong521

官方的ip一般没有bug，经过验证的，可靠性很好

5525

zouxiaohong521 发表于 2015-12-21 09:23
官方的ip一般没有bug，经过验证的，可靠性很好

不管哪家的异步FIFO core, 都是人做的。它有它的设定，使用限制，有的还有bug，有渠道可以问问FAE.
如果不把每个设定，限制搞清楚后再用，那就会带来bug。

所以不推荐使用系统生成的FIFO Core。

5525

zouxiaohong521 发表于 2015-12-21 09:23
官方的ip一般没有bug，经过验证的，可靠性很好

不管哪家的异步FIFO core, 都是人做的。它有它的设定，使用限制，有的还有bug，有渠道可以问问FAE.
如果不把每个设定，限制搞清楚后再用，那就会带来bug。

所以不推荐使用系统生成的FIFO Core。