方波发生器 FPGA(cyclone4)开发板心得第06贴

astwyg

方波发生器 FPGA(cyclone4)开发板心得第06贴 [复制链接]

话说本来想闹个频率检测,闹不出来..只能从简单的入手了,写了个方波发生器,可用按键调整频率,没有加入PLL,最高频率就是24MHz了,方波基本已变形:


频率降低之后还是可以的:


按键使用了边沿消抖,感觉更靠近c语言,比状态机消抖容易理解


本来想拿一片DA做个dds玩,最近快实习了杂事太多..

不过还是对HDL语言很感兴趣很想学的.不知道这个思路对不对.望大家指点

sqar.rar (3.05 MB, 下载次数: 43)

2013-6-28 20:40 上传

点击文件名下载附件

kuliang

方波变形是因为示波器带宽不够造成的，另外verilog消抖一般用移位寄存器做更方便

kdy

这颗芯片的能力应该不至于24M这样

kdy

代码风格很好，C语言一定很好吧
1、建议将        cnt <= cnt + 1'b1;
这一句话搬移到if(cnt == 20'hfffff)                //20ms锁存一次按键值
这句话之前，因为cnt计数和上面一个always块并没有关系。
2、程序里好像没有做按键去抖啊，只是隔了20ms采集一次按键值，然后用边沿检测取出按键值，不知我有没有理解错。
kuliang同学说的对移位寄存器消抖比较简单，百度之。

[ 本帖最后由 kdy 于 2013-6-29 00:23 编辑 ]

astwyg

关于去抖
我理解的是:如果在20ms内按键有跳变的话,会被忽略,而只会取两次20ms之间不同的跳变情况,一般c语言下是这样的思路,我也不知道我那个边沿检测能不能软件去抖,等等用modelsim来测试吧~
不过板子上没有硬件去抖,实践来说是不会抖的

另外您说的移动cnt <= cnt + 1'b1;
是不是verilog程序中一般都是把对同一个对象的操作组织在一个always块中?我还是比较习惯把一个功能组织在一个函数中

[ 本帖最后由 astwyg 于 2013-6-29 09:43 编辑 ]

kdy

1、看不出cnt计数和mask模块有很强的功能联系啊?貌似cnt是用来按键计数的，而mask是变频的啊？
2、按键去抖通常指的是侦测保持时间的电平，比如以20ms的周期连续采样3次均为低，判断为低；若出现2次低，1次高，则认为无效，以消除弹簧片的机械噪声，防止多次触发的行为。如果每次20ms都独立取值，仅仅是降低了取样频率，有一定效果但不是最佳。

最后，按功能划分和变量集中并不矛盾，verilog大部分代码是同步执行的，因此变量集中是避免有时出现的多处赋值行为，这是不被允许的。
有时会使用诸如flag = (cnt==16‘h2ff)这样的二次赋值进行变量隔离。只为了增强可读性和方便修改。

planet007

学习了……

astwyg

mask是变频.
关于去抖如您所说,我那样只能是有一点效果.
现在又出了一些问题:
assign key_add_flag = key_add_r_r & (~ key_add_r);   //边沿检测
assign key_sub_flag = key_sub_r_r & (~ key_sub_r);   //边沿检测
在modelsim中,会报错,说key_add_flag 和key_sub_flag 未定义,重复定义..望指教:

kdy

好我试一下答复你

fsyicheng

我觉得未必是示波器的带宽问题，如果楼主有时间，用一个高速运放，做一个1：1的运放做比较器，然后就可以验证了。