5225|3

4

帖子

0

TA的资源

一粒金砂(初级)

楼主
 

lattice双口ram读写 [复制链接]

lattice双口ram怎么不能写入数据呀???
此帖出自FPGA/CPLD论坛
点赞 关注
 

回复
举报

4

帖子

0

TA的资源

一粒金砂(初级)

沙发
 
module        TEST_DPRAM(clk,outA);

        input        clk;
        output        wire        [7:0]        outA;
       
        wire        [7:0]        dpraminaddr;
        wire        [7:0]        dpramindata;
        wire        [7:0]        ramoutdataA;
        wire        WrEn;
//        wire        clken;
       
//        assign        clken = ~clk;
        assign        WrEn = (count == 3) ? clk : 0;
       
        assign        dpraminaddr = addrin;
        assign        dpramindata = datain;
        assign        outA = ramoutdataA;
       
        integer        count = 0;
        always        @(posedge clk)
                begin
                        if(count == 3)
                                begin
                                        count <= 3;
                                end
                        else
                                begin
                                        count <= count + 1;
                                end
                end
       
        reg                [7:0]        addrin = 0;
        always        @(posedge clk)
                begin
                        if(addrin == 255)
                                begin
                                        addrin <= 0;
                                end
                        else
                                begin
                                        addrin <= addrin + 1;
                                end
                end
               
        reg                [7:0]        datain = 0;
        always        @(posedge clk)
                begin
                        if(datain == 255)
                                begin
                                        datain <= 0;
                                end
                        else
                                begin
                                        datain <= datain + 1;
                                end
                end

        GSR GSR_INST (.GSR(1'b1));
        PUR PUR_INST (.PUR(1'b1));
       
        RAM_DP RAM_DP_BLOCK(.Clock(clk), .ClockEn(1'b1), .Reset(1'b0),
                            .WE(clk), .Address(addrin), .Data(datain), .Q(ramoutdataA));
       
/*        DPRAM DPRAM_BLOCK(.DataInA(datain), .DataInB(datain), .AddressA(addrin),
                                          .AddressB(addrin),.ClockA(clken), .ClockB(clken),
                                          .ClockEnA(1'b1), .ClockEnB(1'b1), .WrA(WrEn), .WrB(WrEn),
                                          .ResetA(1'b0), .ResetB(1'b0), .QA(ramoutdataA), .QB(ramoutdataB));*/
endmodule
此帖出自FPGA/CPLD论坛
 
 

回复

4

帖子

0

TA的资源

一粒金砂(初级)

板凳
 
module        TEST_DPRAM(clk,outA);

        input        clk;
        output        wire        [7:0]        outA;
       
        wire        [7:0]        dpraminaddr;
        wire        [7:0]        dpramindata;
        wire        [7:0]        ramoutdataA;
        wire        WrEn;
//        wire        clken;
       
//        assign        clken = ~clk;
        assign        WrEn = (count == 3) ? clk : 0;
       
        assign        dpraminaddr = addrin;
        assign        dpramindata = datain;
        assign        outA = ramoutdataA;
       
        integer        count = 0;
        always        @(posedge clk)
                begin
                        if(count == 3)
                                begin
                                        count <= 3;
                                end
                        else
                                begin
                                        count <= count + 1;
                                end
                end
       
        reg                [7:0]        addrin = 0;
        always        @(posedge clk)
                begin
                        if(addrin == 255)
                                begin
                                        addrin <= 0;
                                end
                        else
                                begin
                                        addrin <= addrin + 1;
                                end
                end
               
        reg                [7:0]        datain = 0;
        always        @(posedge clk)
                begin
                        if(datain == 255)
                                begin
                                        datain <= 0;
                                end
                        else
                                begin
                                        datain <= datain + 1;
                                end
                end

        GSR GSR_INST (.GSR(1'b1));
        PUR PUR_INST (.PUR(1'b1));
       
        RAM_DP RAM_DP_BLOCK(.Clock(clk), .ClockEn(1'b1), .Reset(1'b0),
                            .WE(clk), .Address(addrin), .Data(datain), .Q(ramoutdataA));
       
/*        DPRAM DPRAM_BLOCK(.DataInA(datain), .DataInB(datain), .AddressA(addrin),
                                          .AddressB(addrin),.ClockA(clken), .ClockB(clken),
                                          .ClockEnA(1'b1), .ClockEnB(1'b1), .WrA(WrEn), .WrB(WrEn),
                                          .ResetA(1'b0), .ResetB(1'b0), .QA(ramoutdataA), .QB(ramoutdataB));*/
endmodule
此帖出自FPGA/CPLD论坛
 
 
 

回复

4

帖子

0

TA的资源

一粒金砂(初级)

4
 
问题在哪里??请看看!
此帖出自FPGA/CPLD论坛
 
 
 

回复
您需要登录后才可以回帖 登录 | 注册

随便看看
查找数据手册?

EEWorld Datasheet 技术支持

相关文章 更多>>
关闭
站长推荐上一条 1/6 下一条

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表