4414|0

1

帖子

0

TA的资源

一粒金砂(初级)

楼主
 

ALTERA的DDR2 ip的定制问题(local_init_done) [复制链接]

我用的是CYCLONEIII的芯片,定制DDR2 IP核,之后直接用SINALTAP进行信号抓取,发现无法读写的原因是local_init_done 一直为低,就像XILINX里的phy_init_done信号一样的,要等该信号为高才能对芯片读写,但不知为什么该信号就一直为低,请哪位用过的赐教,说一下接口信号的注意点,谢谢 !
(个人还是觉得XILINX的比ALTERA的要好的多,无论是文档编写,还是内部IP核。)
此帖出自FPGA/CPLD论坛
点赞 关注
 

回复
举报
您需要登录后才可以回帖 登录 | 注册

随便看看
查找数据手册?

EEWorld Datasheet 技术支持

相关文章 更多>>
关闭
站长推荐上一条 1/10 下一条

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表