7421|10

28

帖子

0

TA的资源

一粒金砂(中级)

楼主
 

资源占用方面的问题!!知道的大神请进来看看 [复制链接]

我最近写的程序里,做了一个计数寄存器,当定义该寄存器为13位时,占用的总的LE资源为28%,当定义为14位时,资源占用就达到了94%,我想请教您这是怎么回事?占用大资源差别会这么大?还有,资源占用率超过了90%会不会造成不稳定等的影响呢?有知道的童鞋么?指导一下,谢谢啦
此帖出自FPGA/CPLD论坛

最新回复

检查一下RTL的变化,也许能发现问题  详情 回复 发表于 2013-1-23 22:32

点评

计数寄存器是什马东东  详情 回复 发表于 2013-1-22 08:35
点赞 关注
 

回复
举报

375

帖子

0

TA的资源

一粒金砂(高级)

沙发
 

回复 楼主 织染 的帖子

计数寄存器是什马东东
此帖出自FPGA/CPLD论坛

点评

用于计数的寄存器,我没说清楚。  详情 回复 发表于 2013-1-22 11:01
 
 

回复

28

帖子

0

TA的资源

一粒金砂(中级)

板凳
 

回复 沙发 00750 的帖子

用于计数的寄存器,我没说清楚。
此帖出自FPGA/CPLD论坛

点评

你不妨仔细想一想,计数器增加一位,触发器肯定要增加一个,但是与之相关的组合逻辑需要增加多少呢?想通这个,你的问题就有答案了。:pleased:  详情 回复 发表于 2013-1-22 19:08
 
 
 

回复

375

帖子

0

TA的资源

一粒金砂(高级)

4
 

回复 板凳 织染 的帖子

你不妨仔细想一想,计数器增加一位,触发器肯定要增加一个,但是与之相关的组合逻辑需要增加多少呢?想通这个,你的问题就有答案了。
此帖出自FPGA/CPLD论坛

点评

我明白您的意思,但是我在同一个程序里还有另外一个计数的寄存器,16位的,它注销与否资源占用却不会变化多少,不知道这是什么原因呢。谢谢您的回答  详情 回复 发表于 2013-1-22 20:28
 
 
 

回复

28

帖子

0

TA的资源

一粒金砂(中级)

5
 
原帖由 00750 于 2013-1-22 19:08 发表
你不妨仔细想一想,计数器增加一位,触发器肯定要增加一个,但是与之相关的组合逻辑需要增加多少呢?想通这个,你的问题就有答案了。

  我明白您的意思,但是我在同一个程序里还有另外一个计数的寄存器,16位的,它注销与否资源占用却不会变化多少,不知道这是什么原因呢。谢谢您的回答
此帖出自FPGA/CPLD论坛
 
 
 

回复

6892

帖子

0

TA的资源

五彩晶圆(高级)

6
 
具体问题还许要你的程序贴出来让大家评论一下。
此帖出自FPGA/CPLD论坛

点评

好的。 第一个16位的计数器如下,将其注销与否对程序资源占用率没有太大影响 always @(posedge SYSCLK or negedge RST_B) if (!RST_B) Half_period_CNT  详情 回复 发表于 2013-1-22 21:14
个人签名一个为理想不懈前进的人,一个永不言败人!
http://shop57496282.taobao.com/
欢迎光临网上店铺!
 
 
 

回复

28

帖子

0

TA的资源

一粒金砂(中级)

7
 
原帖由 eeleader 于 2013-1-22 20:53 发表
具体问题还许要你的程序贴出来让大家评论一下。

好的。
第一个16位的计数器如下,将其注销与否对程序资源占用率没有太大影响
always @(posedge SYSCLK or negedge RST_B)
if (!RST_B) Half_period_CNT<=`UD 16'h0;
else  Half_period_CNT<=`UD Half_period_CNT_N;

always @(*)
begin
if (TX_finish_sin)
Half_period_CNT_N=Half_period_CNT+1'h1;
else if(TX_finish_sin==0)
Half_period_CNT_N=16'h0;
else  Half_period_CNT_N=Half_period_CNT;
end

我上面问题中的计数器,就是从13位到14位资源占用率变化很大的那个计数器如下:
always @(posedge SYSCLK or negedge RST_B)
if (!RST_B) Data_pack_cnt<=`UD 13'h1fff;  
  else Data_pack_cnt<=`UD Data_pack_cnt_N;

always @(*)
if(TR_CONTROL_CS==RX_FINISH)        
  Data_pack_cnt_N= 13'h1fff;
else if(TR_CONTROL_CS==RX_HEAD)
  Data_pack_cnt_N= 13'h0;
else if(HEAD_ERR_internal)      
Data_pack_cnt_N=Data_pack_cnt+1'h1;   
else  Data_pack_cnt_N=Data_pack_cnt;

谢谢各位了!!
此帖出自FPGA/CPLD论坛
 
 
 

回复

375

帖子

0

TA的资源

一粒金砂(高级)

8
 
我只想说你的代码我看不懂
此帖出自FPGA/CPLD论坛

点评

哎,我是菜鸟啊。您哪里看不懂呢?  详情 回复 发表于 2013-1-24 16:00
 
 
 

回复

5

帖子

0

TA的资源

一粒金砂(中级)

9
 
检查一下RTL的变化,也许能发现问题
此帖出自FPGA/CPLD论坛

点评

好的。谢谢您  详情 回复 发表于 2013-1-24 16:05
 
 
 

回复

28

帖子

0

TA的资源

一粒金砂(中级)

10
 
原帖由 00750 于 2013-1-23 13:31 发表
我只想说你的代码我看不懂

哎,我是菜鸟啊。您哪里看不懂呢?
此帖出自FPGA/CPLD论坛
 
 
 

回复

28

帖子

0

TA的资源

一粒金砂(中级)

11
 

回复 9楼 waiwai788 的帖子

好的。谢谢您
此帖出自FPGA/CPLD论坛
 
 
 

回复
您需要登录后才可以回帖 登录 | 注册

随便看看
查找数据手册?

EEWorld Datasheet 技术支持

相关文章 更多>>
关闭
站长推荐上一条 1/10 下一条

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表