FPGA的JTAG烧写注意事项

欣之

FPGA的JTAG烧写注意事项 [复制链接]

根据ALTERA官方FAE（现场应用工程师）的强烈建议，请注意不要随意带电插拔JTAG下载接口，否则会损坏FPGA芯片的JTAG口信号管脚。
现象：
在排除了下载线的问题后，还是不能访问FPGA的JTAG口，那么很有可能你的FPGA芯片的JTAG口已经损坏。此时请用万用表检查TCK，TMS，TDO和Tdi是否和GND短路，如果任何一个信号对地短路则表示JTAG信号管脚已经损坏。
原因分析：
我们经常为了方便，随意插拔JTAG下载口，在多数情况下不会发生任何问题。仍然有很小的概率因为热插拔而产生的JTAG口的静电和浪涌，最终导致FPGA管脚的击穿。
有人怀疑是否是D版的USB Blaster或者ByteBlasterII设计简化，去处了保护电路导致的。但事实证明原装的USB Blaster也会发生同样的问题。
我们怀疑是否是ALTERA的低端芯片为了降低成本，FPGA的IO单元没有加二极管钳位保护电路。
我们的建议：
请大家尽量按照以下步骤进行板子和下载线的上电、下电顺序：
上电顺序：
1.在FPGA板子断电的情况下，插上JTAG下载线接口
2.插上USB Blaster或者ByteBlasterII的电缆
3.插上FPGA板子的电源
下电顺序：
1. 断开FPGA板子的电源      
2.断开USB Blaster或者ByteBlasterII的电缆
3.断开JTAG下载线接口
虽然上面的步骤有点繁琐，但是为了保证芯片不被损坏，希望大家按照上面的步骤来操作。

看那两条鱼

学习，楼主辛苦了

eeleader

正确

eeleader

楼主说法正确，对任何一款FDGA芯片，我
们要熟读芯片手册，关注J丁AG上拉电源是.一
否正确。举例说Ep3C55要求JTAG的上拉到
2.5V，如果上拉到3.3V，则易损坏JTAG。

eeleader

顶起！支持楼主观点。

eeleader

顶起！支持楼主观点。

eeleader

顶起！支持楼主观点。

eeleader

顶起！支持楼主观点。

eeleader

顶起！支持楼主观点。

tagell

顶你，楼主

白丁

一直是这么做的

欧阳冰峰

嗯
的确要注意

eeleader

最近，在硬件电路为了保护下载接口（FPGA
的AS和JTAG，在数据浅上加TVS管），位呆
造成下载无法进行，分析原因，TVS管的结电容
太大，影响下载线的边沿翻转速度。

zjd0608

哦哦，以后烧程序得注意了。