ISE VHDL 状态机的输出持续时间

timdong

ISE VHDL 状态机的输出持续时间 [复制链接]

用 when case写了一个状态机，但是每个状态控制信号的输出只持续半个时间周期，其他的组件根本反应不过来。

如何让每次case的输出持续1个时钟周期呢？求高人指点。

Crazy_HUA

你的进程触发是不是只有半个时钟？ 代码贴出来看看

timdong

代码很长，我发给你好吗？把邮箱给我。