modelsim仿真出错

xrk709

modelsim仿真出错 [复制链接]

在用modelsim做后仿真时总是提示：Error: (vsim-3063) D:/altera/91/quartus/count4/simulation/modelsim/count4_tp.v(6): Port 'out' not found in the connected module (3rd connection).检查程序都编译通过的呀，怎么连接呢？
module count4_tp;
  reg  clk,reset;
  wire[3:0] out;
  parameter DELY=100;
  
  count4 mycount(.clk(clk),.reset(reset),.out(out));
  
  always #(DELY/2) clk=~clk;
  initial
  begin
       clk=0;
       reset=0;
  #DELY reset=1;
  #DELY reset=0;
  #(DELY*20) $finish;
  end
  
  initial $monitor($time,,,"clk=#d reset=#d out=#d",clk,reset,out);
endmodule
帮帮忙高手们

志在千里

亲，我也是遇到那问题了，不知道怎么解决

phdwong

count4 mycount(.clk(clk),.reset(reset),.out(out));
这个模块没这个端口吧

kdy

这么久远的帖子啊！

Altera自己有生成模板的功能，不用自己写Port吧