2148|1

4

帖子

0

TA的资源

一粒金砂(中级)

楼主
 

时序问题 [复制链接]

FIFO 的PRO_FULL 信号工作一段时间后信号一直无效,用chipscope看了WR信号一直有写,可以肯定是写到了设定值。为什么出现这种情况?写入时钟为 108Mhz,FIFO为V9.1 .另外有时候修改一点不是很相关的RTL代码,重新综合布线后,输出的时序不正常了,是不是时序收敛的问题?时钟频率为100MHZ.
此帖出自FPGA/CPLD论坛

最新回复

没明白你说的意思  详情 回复 发表于 2012-11-7 14:38
点赞 关注
 

回复
举报

269

帖子

0

TA的资源

纯净的硅(中级)

沙发
 
没明白你说的意思
此帖出自FPGA/CPLD论坛
个人签名一个人,一本书,一杯茶,一帘梦。
 
 

回复
您需要登录后才可以回帖 登录 | 注册

随便看看
查找数据手册?

EEWorld Datasheet 技术支持

相关文章 更多>>
关闭
站长推荐上一条 1/8 下一条

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表