对于线网的复位清零操作，元芳你怎么看？

gongdragon

对于线网的复位清零操作，元芳你怎么看？ [复制链接]

我用force-release对线网强制赋值然后释放。但是编译报错，毫无头绪。
元芳们帮忙看看呗。
       
always @(posedge clk)
if(rst)
        begin
                force dataout_re_co = 0;
                force dataout_im_co = 0;
                #5
                release dataout_re_co;
                release dataout_re_co;
        end

报错：Error (10072): Verilog HDL Always Construct error at FFT.v(21): Force Statement is not supported for processing with Quartus II Integrated Synthesis

如果不能使用force-release，那么对于线网的复位清零操作，我们应该是怎么样做的呢？

Crazy_HUA

altera和xilinx器件编译软件是不支持force-release语句的。
force-release大多用在仿真中，仿真类软件都支持。
Verilog中有些语法是用在仿真中的，实际编写器件是不用那些语句的。

线网类是需要驱动源的，想要对其进行复位：仿真中可以用force-release进行复位；器件中线网只有一个驱动源的时候，可以对驱动源进行复位。

[ 本帖最后由 Crazy_HUA 于 2012-10-26 12:36 编辑 ]

gongdragon

谢谢。那么我在器件中应该怎样对线网变量进行清零操作呢？

Crazy_HUA

对线网的驱动源进行清零，线网就跟着清零了！驱动源一般是寄存器

流浪的猥琐

学习了

gongdragon

明白了。也就是说，线网类的变量不需要专门去清零，仅需要对驱动它的寄存器清零就OK了，是吗？

Crazy_HUA

嗯，是这样滴！

eeleader

楼上兄弟解答很详细哦，不错

Crazy_HUA

楼主，问题解决了吧?

gongdragon

谢谢~解决了。明白了。

billjing

学习了~~