2893|9

11

帖子

0

TA的资源

一粒金砂(中级)

楼主
 

基于FPGA实时视频采集传输系统的时钟约束问题 [复制链接]

我做的是基于FPGA的视频采集传输系统,板子是DE2-115,摄像头500W像素,用VerilogHDL 编程在Quratus II中下到板子上,通过VGA接口连接本地模拟显示器以显示实时视频.现在知道时钟出了问题,显示不正确。有哪位知道关于Timing的部分具体该注意些什么
此帖出自FPGA/CPLD论坛

最新回复

代码貌似不是很多,也不难,没注释看起来还是不方便! 大概浏览了一下,你的处理也不多,给你提几点建议,你自己查看查看; 1、RGB的色值处理会产生N个像素时钟的延迟,这时候记得给场和行同步信号也延迟N个像素时钟; 2、现在很多VGA的厂家出的产品都不符合VGA标准,也就是行和场的信号可能需要取反后处理,这个你可以用示波器点一下输入的行场信号,看看跟你的处理是否一样; 3、没看到你的SRAM缓冲的代码,不知道同步做的咋样; 4、记得,VGA是有行场同步标准的,在FPGA里必须保证行场信号和像素值的同步; 5、只要同步做好,是不会出现花屏的。 以上是我的个人观点,有说的不对请指教!  详情 回复 发表于 2012-10-16 17:57
点赞 关注
 

回复
举报

6892

帖子

0

TA的资源

五彩晶圆(高级)

沙发
 
不知道到你具体指那个部分的时序?
此帖出自FPGA/CPLD论坛

点评

可能是VGA显示控制器的时序,也可能是SDRAM的时序,还可能是视频数据RGB处理的部分有问题  详情 回复 发表于 2012-10-15 20:38
个人签名一个为理想不懈前进的人,一个永不言败人!
http://shop57496282.taobao.com/
欢迎光临网上店铺!
 
 

回复

269

帖子

0

TA的资源

纯净的硅(中级)

板凳
 
能说具体点么?  
视频采集卡,一般都有SRAM缓冲,很多情况下缓冲的时候统一用像素时钟,输出的时候可以用fpga产生一个像素时钟,可以用摄像头芯片过来的像素时钟,只是行场信号必须得和像素时钟满足一定时序,这种时序网上很多,好好研究下。时序弄不好会花屏,还会出现彩条等等。

VGA.bmp (869.15 KB, 下载次数: 4)

VGA.bmp
此帖出自FPGA/CPLD论坛
个人签名一个人,一本书,一杯茶,一帘梦。
 
 
 

回复

269

帖子

0

TA的资源

纯净的硅(中级)

4
 
LZ总换主题 ,你的上个主题,给你回复过了!放到一个主题多好,有问题慢慢讨论嘛,我每天都在线!
此帖出自FPGA/CPLD论坛
个人签名一个人,一本书,一杯茶,一帘梦。
 
 
 

回复

11

帖子

0

TA的资源

一粒金砂(中级)

5
 

回复 沙发 eeleader 的帖子

可能是VGA显示控制器的时序,也可能是SDRAM的时序,还可能是视频数据RGB处理的部分有问题
此帖出自FPGA/CPLD论坛
 
 
 

回复

11

帖子

0

TA的资源

一粒金砂(中级)

6
 
帮我看看代码阿   场频是60   行频是31,5k的 用示波器测试都是标准的 但是一直以来显示的都是彩条
3Q

VGA Parameter.txt

539 Bytes, 下载次数: 2

VGA_Controller.txt

4.28 KB, 下载次数: 3

主体.txt

10.69 KB, 下载次数: 2

此帖出自FPGA/CPLD论坛
 
 
 

回复

11

帖子

0

TA的资源

一粒金砂(中级)

7
 

回复 板凳 Crazy_HUA 的帖子

帮我看看代码  修改后总是显示是彩条的  我的场频是 60Hz  行频是31,5kHZ 这些通过示波器测试都是标准的
3Q

VGA Parameter.txt

539 Bytes, 下载次数: 3

VGA_Controller.txt

4.28 KB, 下载次数: 3

主体.txt

10.69 KB, 下载次数: 3

此帖出自FPGA/CPLD论坛
 
 
 

回复

269

帖子

0

TA的资源

纯净的硅(中级)

8
 
稍等我研究下,明天回复你
此帖出自FPGA/CPLD论坛
个人签名一个人,一本书,一杯茶,一帘梦。
 
 
 

回复

269

帖子

0

TA的资源

纯净的硅(中级)

9
 
代码貌似不是很多,也不难,没注释看起来还是不方便!
大概浏览了一下,你的处理也不多,给你提几点建议,你自己查看查看;
1、RGB的色值处理会产生N个像素时钟的延迟,这时候记得给场和行同步信号也延迟N个像素时钟;
2、现在很多VGA的厂家出的产品都不符合VGA标准,也就是行和场的信号可能需要取反后处理,这个你可以用示波器点一下输入的行场信号,看看跟你的处理是否一样;
3、没看到你的SRAM缓冲的代码,不知道同步做的咋样;
4、记得,VGA是有行场同步标准的,在FPGA里必须保证行场信号和像素值的同步;
5、只要同步做好,是不会出现花屏的。

以上是我的个人观点,有说的不对请指教!
此帖出自FPGA/CPLD论坛

点评

非常感谢你,我先试试修改,有问题再请教你  详情 回复 发表于 2012-10-16 19:51
个人签名一个人,一本书,一杯茶,一帘梦。
 
 
 

回复

11

帖子

0

TA的资源

一粒金砂(中级)

10
 

回复 9楼 Crazy_HUA 的帖子

非常感谢你,我先试试修改,有问题再请教你
此帖出自FPGA/CPLD论坛
 
 
 

回复
您需要登录后才可以回帖 登录 | 注册

随便看看
查找数据手册?

EEWorld Datasheet 技术支持

相关文章 更多>>
关闭
站长推荐上一条 1/10 下一条

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表