此帖出自FPGA/CPLD论坛
最新回复
代码貌似不是很多,也不难,没注释看起来还是不方便!
大概浏览了一下,你的处理也不多,给你提几点建议,你自己查看查看;
1、RGB的色值处理会产生N个像素时钟的延迟,这时候记得给场和行同步信号也延迟N个像素时钟;
2、现在很多VGA的厂家出的产品都不符合VGA标准,也就是行和场的信号可能需要取反后处理,这个你可以用示波器点一下输入的行场信号,看看跟你的处理是否一样;
3、没看到你的SRAM缓冲的代码,不知道同步做的咋样;
4、记得,VGA是有行场同步标准的,在FPGA里必须保证行场信号和像素值的同步;
5、只要同步做好,是不会出现花屏的。
以上是我的个人观点,有说的不对请指教!
详情
回复
发表于 2012-10-16 17:57
| ||
|
||
此帖出自FPGA/CPLD论坛
| ||
个人签名一个为理想不懈前进的人,一个永不言败人!
http://shop57496282.taobao.com/ 欢迎光临网上店铺! |
||
此帖出自FPGA/CPLD论坛
| ||
个人签名一个人,一本书,一杯茶,一帘梦。
|
||
| |
个人签名一个人,一本书,一杯茶,一帘梦。
|
|
| |
|
|
此帖出自FPGA/CPLD论坛
| ||
|
||
回复 板凳 Crazy_HUA 的帖子
此帖出自FPGA/CPLD论坛
| ||
|
||
| |
个人签名一个人,一本书,一杯茶,一帘梦。
|
|
此帖出自FPGA/CPLD论坛
| ||
个人签名一个人,一本书,一杯茶,一帘梦。
|
||
| |
|
|
EEWorld Datasheet 技术支持