Cyclone V GX开发套件结构图

EEWORLD社区

Cyclone V GX开发套件结构图 [复制链接]

结构图

Cyclone V GX FPGA：收发器简介

低成本收发器的开发各有不同。借助Altera Cyclone® V FPGA系列的灵活性，您可以全面利用所有收发器资源，在体积更小、成本更低的器件中实现设计。Cyclone V FPGA能够非常灵活的通过增强构建模块以尽可能低的功耗来实现独立协议和专用协议。

通过为市场提供成本最低、功耗最低的FPGA，Altera Cyclone® V FPGA拓展了Cyclone FPGA系列。随着含有收发器I/O的FPGA设计的实际发售(参见图1)，进一步巩固了Altera的收发器领先优势。

Cyclone V FPGA视频：工作在3.125 Gbps和5 Gbps的收发器I/O
Cyclone V系列提供两种型号来满足您的设计需求，3G收发器Cyclone V GX FPGA和5G收发器Cyclone V GT FPGA。

收发器关键特性
• 提供12个数据速率从600 Mbps到3.125 Gbps或者5 Gbps的收发器。
• 易于配置、灵活的收发器数据通路，实现了业界标准协议和专用协议。
• 可编程预加重设置和可调差分输出电压(VOD)提高了信号完整性(SI)。
• 用户可控的接收器均衡功能，补偿物理介质频率相关损耗。
• 收发器动态重新配置，不需要对FPGA重新编程，在同一通道上支持多种协议和数据速率。
• 支持PCI Express® (PCIe®) DisplayPort、V-by-One和SATA配置中的扩谱时钟等协议功能。
• 兼容PCIe、XAUI和Gbps以太网(GbE)物理接口的专用电路。
• PIPE接口直接连接嵌入式PCIe Gen1 (2.5 Gbps)和Gen2 (5 Gbps)硬核知识产权(IP)，支持PCI-SIG®兼容x1、x2或者x4端点或者根端口应用。
• 内置字节排序使帧或者数据包总是起始于已知的字节通道。
• 8B/10B编码器和解码器进行8位至10位编码和10位至8位解码。
• 发射器和接收器PLL电荷泵管芯电源稳压器以及压控振荡器(VCO)实现了优异的噪声抑制功能。
• 片内电源去耦合功能满足了高频时的瞬变电流要求，从而不需要板上去耦合电容。
• PCI-SIG兼容PCIe硬核IP模块中的串行环回、并行环回、反向串行环回以及环回主机和从机功能等诊断特性。

图1所示为Cyclone V收发器结构图，包括物理介质附加 (PMA)和物理编码子层(PCS)。根据用户需要，可以旁路PCS中的模块。
图1.Cyclone V收发器、PMA和PCS结构图


Cyclone V FPGA: 最终市场应用
Cyclone® V FPGA为业界提供系统成本最低、功耗最低的FPGA解决方案。这些优点结合其性能和逻辑利用率特性，实现了能够突出您大批量应用优势的器件。内核FPGA架构中精度可调数字信号处理(DSP)模块、多端口存储器控制器和多功能PCI Express® Gen2增强IP等丰富的硬核知识产权(IP)模块帮助您以更低的系统总成本和更短的设计时间完成更多的工作。作为一种可以马上使用的功能，这些硬核IP模块简化了您的开发过程，进一步降低了功耗，在增强存储器控制器方面，相对于软核逻辑占用了更少的电路板空间。而且还节省了很多的逻辑资源，从而用于实现独特的功能，突出您的产品优势。
请了解其特性、资源以及工具，以便您能够在以下应用领域优化Cyclone IV FPGA设计：
• 工业：工业联网、电机控制
• 无线：移动骨干网、远程射频前端、微微基站
• 固网：接入路由器、控制平面
• 广播：采集卡、视频转换
• 消费类：显示

ltbytyn

好强悍啊

eeleader

非常强悍！支持！

shower.xu

拜读了

ddllxxrr

seesea11

越来越强大了

eeleader

太厉害了。

motormouth

收发器跟无线通讯有关系么？

zqh1630

顶一个，好强大！！