3273|0

6892

帖子

0

TA的资源

五彩晶圆(高级)

楼主
 

基于FPGA的DAC0832电路的驱动代码 [复制链接]

 基于FPGA的DAC0832电路的驱动代码

时序:

这里的时序我分为 CS 拉低,WR拉低和赋值。WR拉高,CS拉高  4个阶段,

代码:

module dac
 (
  sys_clk,reset_b,
  wr,cs,data
 );
 input sys_clk,reset_b;
 output [7:0] data;
 output wr,cs;
 
 reg wr,cs;
 reg adc_clk;
 reg [7:0] data,data_buf;
 reg [2:0] next;
 
 parameter  state1 =3'd0;
 parameter  state2 =3'd1;
 parameter  state3 =3'd2;
 parameter  state4 =3'd3;
 reg[15:0] count;
 always @ (posedge sys_clk)
 begin
  if(!reset_b)
  begin
   count<=16'd0;
   adc_clk<=1'b1;
  end
  else
  if(count==16'd100)
  begin
   count<=16'd0;
   adc_clk<=~adc_clk;
  end
  else count<=count+1'b1;
 end
//=========data buf add=================
 reg[20:0] count_adc;
 always @ (posedge sys_clk)
 begin
  if(!reset_b)
  begin
   count_adc<=21'd0;
   data_buf<=8'b0;
  end
  else
  if(count_adc==21'd50000000)
  begin
   count_adc<=21'd0;
   data_buf<=data_buf+1'b1;
  end
  else count_adc<=count_adc+1'b1;
 end

 


 always @ (posedge adc_clk)
 begin
  if(!reset_b)
  begin
   next<=state1;
   cs<=1'b1;
   wr<=1'b1;
  end
  else
  case (next)
  state1 :
   begin
    cs<=1'b0;
    next<=state2;
   end
  state2 :
   begin
    wr<=1'b0;
    data<=data_buf;
    next<=state3;
   end
  state3 :
   begin
    wr<=1'b1;
    next<=state4;
   end
  state4 :
   begin
    cs<=1'b1;
    next<=state1;
   end
  endcase
  
 end
 
 
endmodule
此帖出自FPGA/CPLD论坛
点赞 关注
 

回复
举报
您需要登录后才可以回帖 登录 | 注册

随便看看
查找数据手册?

EEWorld Datasheet 技术支持

相关文章 更多>>
关闭
站长推荐上一条 1/10 下一条
艾睿电子& Silicon Labs 有奖直播 | 全新蓝牙信道探测:从技术创新到实际应用
直播时间:3月12日(周三)上午10:00
直播奖励:多功能榨汁机、蓝牙音箱、手机支架

查看 »

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表