LM3S AD寄存器貌似有BUG

qk333333

LM3S AD寄存器貌似有BUG [复制链接]

各种AD例程里面几乎都有一句
while( (HWREG(ADC_BASE + ADC_O_X_SSFSTAT) & 0x00000100) );      /*  等待FIFO 0为非空，即等待转换*/
这个ADC_O_X_SSFSTAT的宏定义附近是……
#define ADC_O_EMUX              0x00000014                              /*  事件复用选择寄存器          */
#define ADC_O_SSMUX0            0x00000040                              /*  采样序列0复用寄存器         */
#define ADC_O_SSCTL0            0x00000044                              /*  采样序列控制寄存器0         */
#define ADC_O_PSSI              0x00000028                              /*  处理器采样序列启动寄存器    */
#define ADC_O_X_SSFSTAT         0x0000000C                              /*  FIFO状态寄存器              */
#define ADC_O_SSFIFO0           0x00000048                              /*  采样序列结果FIFO 0 寄存器   */
#define ADC_BASE                0x40038000   
而datasheet里面FIFO的状态寄存器0的地址是0x4C
另外实验表明0X4C是对的。

Study_Stellaris

这不是bug 这些宏定义在 Stellariware 中已经不推荐采用了，会有其他更合理的替代。

//*****************************************************************************
//
// The following are deprecated defines for the ADC sequence register offsets..
//
//*****************************************************************************
#define ADC_O_SEQ               0x00000040  // Offset to the first sequence
#define ADC_O_SEQ_STEP          0x00000020  // Increment to the next sequence
#define ADC_O_X_SSFSTAT         0x0000000C  // FIFO status register
#define ADC_O_X_SSFIFO          0x00000008  // Result FIFO register
#define ADC_O_X_SSCTL           0x00000004  // Sample sequence control register
#define ADC_O_X_SSMUX           0x00000000  // Multiplexer select register

//*****************************************************************************