2601|2

16

帖子

0

TA的资源

一粒金砂(中级)

楼主
 

普通的IO信号在PCB上对应的fpga脚为全局时钟 [复制链接]

     各位大侠,晶振的时钟为main_clk,将该时钟分频后得到AD的时钟AD_clk,但是在实际的电路图中,我AD_clk连接在了fpga的全局时钟对应的脚上面个,综合的时候报错,好像是普通的IO信号时不能连在全局时钟上面的,现在肿么办!!!!!!!!!!!!
此帖出自FPGA/CPLD论坛

最新回复

如果你是ALTER器件,使用专用CLK信号作为普通IO输入,直接QUARTUS的DEVICE 菜单里面配置即可!  详情 回复 发表于 2012-7-14 21:15
点赞 关注
 

回复
举报

3138

帖子

0

TA的资源

裸片初长成(初级)

沙发
 
若是Xilinx的FPGA,在ucf文件里加一句试试:

NET "AD_clk" CLOCK_DEDICATED_ROUTE = False;
此帖出自FPGA/CPLD论坛
 
 

回复

6892

帖子

0

TA的资源

五彩晶圆(高级)

板凳
 

如果你是ALTER器件,使用专用CLK信号作为普通IO输入,直接QUARTUS的DEVICE 菜单里面配置即可!

此帖出自FPGA/CPLD论坛
个人签名一个为理想不懈前进的人,一个永不言败人!
http://shop57496282.taobao.com/
欢迎光临网上店铺!
 
 
 

回复
您需要登录后才可以回帖 登录 | 注册

随便看看
查找数据手册?

EEWorld Datasheet 技术支持

相关文章 更多>>
关闭
站长推荐上一条 1/9 下一条

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表