19267|5

5015

帖子

12

TA的资源

裸片初长成(初级)

楼主
 

Quartus II 中管脚上拉电阻(弱上拉)的设置方法 [复制链接]

在使用 Altera  FPGA 时候,根据系统设计需要在管脚的内部加上上拉电阻。Quartus II 软件中在 Assignment  Pin Planner中可以设置。具体过程如下: 

1.  在菜单 Assignments 中选择 Pin Planner 


2.  在弹出的Pin Planner界面的All Pins区域里点击鼠标右键,找到 Customize Columns 


3. 在弹出的Customize Columns对话框的左列表框选择Weak Pull-Up Resistor,再点击,把Weak Pull-Up Resistor添加到右列表框,这样在Pin PlannerAll Pins区域里就有一列Weak Pull-Up Resistor的设置项。


4. 再把需要上拉电阻的Pin在其对应的Weak Pull-Up Resistor列的位置双极鼠标左键,就会弹出一个Off/On的选项,选上On就可以了。


5.  重新综合布局布线生成新的下载文件即可生效。此上拉电阻式弱上拉,Altera 没有下拉电阻选项。

此帖出自FPGA/CPLD论坛

最新回复

1. 在OC门中,上拉电阻提供集电机电压和电流。 2. 在普通CMOS或TTL中,上拉电阻的作用:           a. 为输入端口,提供明确的电位。           b. 输出端口上拉,提高驱动能力。  详情 回复 发表于 2012-8-5 21:33
点赞 关注(1)
 

回复
举报

6892

帖子

0

TA的资源

五彩晶圆(高级)

沙发
 

不错!

 

此帖出自FPGA/CPLD论坛
个人签名一个为理想不懈前进的人,一个永不言败人!
http://shop57496282.taobao.com/
欢迎光临网上店铺!
 
 

回复

449

帖子

0

TA的资源

纯净的硅(高级)

板凳
 
多谢分享,暂时还没用到这个,正学习中
此帖出自FPGA/CPLD论坛
 
 
 

回复

6892

帖子

0

TA的资源

五彩晶圆(高级)

4
 

弱上拉,在实际电路设计用的比较多,比如哦I2C总线。OC门等等

此帖出自FPGA/CPLD论坛
个人签名一个为理想不懈前进的人,一个永不言败人!
http://shop57496282.taobao.com/
欢迎光临网上店铺!
 
 
 

回复

20

帖子

0

TA的资源

一粒金砂(中级)

5
 
上拉电阻的作用是什么啊?
此帖出自FPGA/CPLD论坛
 
 
 

回复

6892

帖子

0

TA的资源

五彩晶圆(高级)

6
 
1. 在OC门中,上拉电阻提供集电机电压和电流。
2. 在普通CMOS或TTL中,上拉电阻的作用:
          a. 为输入端口,提供明确的电位。
          b. 输出端口上拉,提高驱动能力。
此帖出自FPGA/CPLD论坛
个人签名一个为理想不懈前进的人,一个永不言败人!
http://shop57496282.taobao.com/
欢迎光临网上店铺!
 
 
 

回复
您需要登录后才可以回帖 登录 | 注册

随便看看
查找数据手册?

EEWorld Datasheet 技术支持

相关文章 更多>>
关闭
站长推荐上一条 1/6 下一条

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表