跪求把verilog代码转变成VHDL
moduleswitch(Din,rd_n,CS_n,databus); input[7:0]Din; inputrd_n; inputCS_n; output[7:0]databus; reg[7:0]r_databus;always@(negedgerd_n,negedgeCS_n) begin case({rd_n,CS_n}) 2'b00:r_databus<=Din; default:r_databus<=8'bzzzz_zzzz; endcase e ...