2688|0

2

帖子

0

TA的资源

一粒金砂(初级)

楼主
 

关于IP核altlvds字节对齐的问题 [复制链接]

我要实现的就是把AD芯片进来的串行数据变成并行的,从AD出来的除了串行数据外还有一个dco(时钟信号),这个时钟是双边沿取数的,也就是说我的串行
数据速率是434M,这个时钟只有217M。另外还有一个fr信号,它是一个帧同步信号,它的上升下降沿对应的串行数据位都是最高位,也就是从最高位开始
对数据并行化,我现在出现的问题就是字节对不齐,我也试过把fr那个信号通入altlvds里面的align字节对齐端口,但是最后
出来的结果还是字节不齐,想问问前辈我这到底是怎么回事呢,谢谢了
此帖出自FPGA/CPLD论坛
点赞 关注
 

回复
举报
您需要登录后才可以回帖 登录 | 注册

随便看看
查找数据手册?

EEWorld Datasheet 技术支持

相关文章 更多>>
关闭
站长推荐上一条 1/9 下一条

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表