FPGA

r576r

module miyue_19(clk,dout);
input clk;
output dout;
reg dout;
reg[3:0]dreg;
reg din;
always@(posedge clk)
begin
if(dreg==4'b0000)
begin
dreg<=4'b0001;
end
else
begin
din<=dreg[0]^dreg[3];
dreg<={din,dreg[3:1]};
end
end
always@(*)
begin
case(dreg[0])
1'b0:dout<=1;
1'b1:dout<=0;
endcase
end
endmodule
请教什么什么意思？

eeleader

这就几行简单的代码。具体完成啥功能？天知道

usfan

序列发生器

tiankai001

楼主什么意思，看不懂？

eeleader

楼主的问题是：分析代码功能吗？

eeleader

简单几行代码，直接画个电路出来即可了解啥意思了

fangliball

哥们，这个很简单的呀！赶紧给分啊！
module miyue_19(clk,dout);
input   clk;
output   dout;

reg   dout;
reg [3:0] dreg;
reg   din;

always@(posedge clk)
begin
if(dreg == 4'b0000)   //数据寄存器dreg从1开始
  begin
   dreg <= 4'b0001;
  end
else
  begin
   din  <= dreg[0] ^ dreg[3]; //最高位与最低位做异或运算
   dreg <= {din,dreg[3:1]};   //异或运算的结果作为数据寄存器的最高位
  end
end
always@(*)
begin
case(dreg[0])      
  1'b0:dout<=1; //如果数据寄存器的最低位为0，输出数据为1
  1'b1:dout<=0; //如果数据寄存器的最低位为1，输出数据位0
endcase
end
endmodule

eeleader

是CRC  OR  序列随机码？

seesea11

6楼画的图还少了 XOR后的din寄存器。可以看作：X^5+X^3+1的LSFR