2214|1

6892

帖子

0

TA的资源

五彩晶圆(高级)

楼主
 

FPGA访问MCP3201的程序 [复制链接]

根据前面对MCP3201芯片硬件和时序研究,设计如下FPGA 程序访问MCP3201
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_arith.all;
use ieee.std_logic_signed.all;
entity get_ad_mcp3201 is
port
    (
      clk: in std_logic;    --------系统时钟20MHZ
      rst: in std_logic;    --------低电平复位
      mcp3201_ncs: out std_logic;
      mcp3201_clk: out std_logic;
      mcp3201_dout:in  std_logic;
      mcp3201_ad_data: out std_logic_vector(11 downto 0)
     );
end get_ad_mcp3201;
architecture arch_get_ad_mcp3201 of get_ad_mcp3201 is
signal state : std_logic_vector(3 downto 0);
signal clk_400k:std_logic;
signal cnt: std_logic_vector(5 downto 0);
signal data_reg: std_logic_vector(11 downto 0);
signal clk_period_num: std_logic_vector(4 downto 0);
begin
process(clk,rst)
begin
if (rst='0') then
  clk_400k<='0';
  cnt<=(others=>'0');
elsif clk'event and clk='1' then
  if (cnt="000000") then
      cnt<="110001"; ---49
      clk_400k<='1';
  else
      cnt<=cnt-"000001";
  end if;
end if;
end process;
process(clk,rst)
begin
if (rst='0') then
  mcp3201_ncs<='1';
  mcp3201_clk<='0';
  mcp3201_ad_data<=(others=>'0');
  clk_period_num<=(others=>'0');
  data_reg<=(others=>'0'); 
  state<=x"0";
elsif clk'event and clk='1' then
  if (clk_400k='1') then
       if (state=x"0") then
            mcp3201_ncs<='1';
            state<=x"1";
       elsif (state=x"1") then
            mcp3201_ncs<='0';
            mcp3201_clk<='0';
             state<=x"2";
       elsif (state=x"2") then
            mcp3201_clk<='1';
            if (clk_period_num="01110") then
                  clk_period_num<=(others=>'0');
                   state<=x"3";
            else
                  clk_period_num<=clk_period_num+"00001";
                   state<=x"1";
            end if;
            if  (clk_period_num>="00011") then
                  data_reg<=data_reg(11 downto 1) & mcp3201_dout;
            end if;
                   
       elsif (state=x"3") then
            mcp3201_ncs<='1';
            state<=x"0";
            mcp3201_ad_data<=data_reg;
       else
            mcp3201_ncs<='1';
            state<=x"0";
       end if ;
end if;
end if;
end process;
end arch_get_ad_mcp3201;
 
仿真时序图如下:
此帖出自FPGA/CPLD论坛
点赞 关注
 

回复
举报

6892

帖子

0

TA的资源

五彩晶圆(高级)

沙发
 
居然没人识货啊
此帖出自FPGA/CPLD论坛
个人签名一个为理想不懈前进的人,一个永不言败人!
http://shop57496282.taobao.com/
欢迎光临网上店铺!
 
 

回复
您需要登录后才可以回帖 登录 | 注册

随便看看
查找数据手册?

EEWorld Datasheet 技术支持

相关文章 更多>>
关闭
站长推荐上一条 1/7 下一条

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表