2557|0

112

帖子

0

TA的资源

一粒金砂(高级)

楼主
 

一道面试题目 一段代码输入波形 [复制链接]

面试的美科艺,开始去了,自我介绍,然后就开始笔试,当时的题目6页代码,我不记得了,人家也不让我带出来,姑且现在随便找一道题目来请教大家把。

 

下面这段程序,已知输入的波形,给出 输出的波形图;

 

类似这样的题目 做题的思路是什么? 怎么入手去做?

 

module divfreq(clk, clk1x, rst, clk1xpose, clk1xnege, coutpose, coutnege);
input clk;
input rst;
output clk1x;
output clk1xpose;
output clk1xnege;
output[2:0] coutpose;
output[2:0] coutnege;
reg clk1xpose;
reg clk1xnege;
reg[2:0] coutpose;
reg[2:0] coutnege;
parameter div1 = 2 , div2 = 4; // div1 ? 5 / 2, div2 = 5 - 1
assign clk1x = clk1xpose | clk1xnege;
always@(posedge clk or negedge rst)
begin
if(!rst)

    clk1xpose = 0;

else if(coutpose == div1)
    clk1xpose = ~clk1xpose;
else if(coutpose == div2)
    clk1xpose = ~clk1xpose;
else
    clk1xpose = clk1xpose;
end
always@(negedge clk or negedge rst)
begin
if(!rst)

    clk1xnege = 0;

else if(coutnege == div1)
   clk1xnege = ~clk1xnege;
else if(coutnege == div2)
   clk1xnege = ~clk1xnege;
else
   clk1xnege = clk1xnege;
end
always@(posedge clk or negedge rst)
begin
if(!rst)
   coutpose = 0;
else if(coutpose == div2)
   coutpose = 0;
else
   coutpose = coutpose + 1;
end
always@(negedge clk or negedge rst)
begin
if(!rst)
   coutnege = 0;
else if(coutnege == div2)
   coutnege = 0;
else
   coutnege = coutnege + 1;
end
endmodule

此帖出自FPGA/CPLD论坛
点赞 关注
个人签名无一事而不学,无一时而不学
 

回复
举报
您需要登录后才可以回帖 登录 | 注册

随便看看
查找数据手册?

EEWorld Datasheet 技术支持

相关文章 更多>>
关闭
站长推荐上一条 1/10 下一条

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表