社区首页
★ 社区积分制度 ★ 新手必读 ★ 申请版主★
 

论坛

切换旧版
返回列表 发新帖 回复
阅 2520|回 3
GONGHCU

790

帖子

66

TA的资源

五彩晶圆（初级）
楼主
发表于2012-3-23 15:21 只看该作者
 

【设计工具】大型设计中FPGA 的多时钟设计策略详解 [复制链接]

        利用FPGA 实现大型设计时，可能需要FPGA 具有以多个时钟运行的多重数据通路，这种多时钟FPGA 设计必须特别小心，需要注意最大时钟速率、抖动、最大时钟数、异步时钟设计和时钟/数据关系。设计过程中最重要的一步是确定要用多少个不同的时钟，以及如何进行布线，本文将对这些设计策略深入阐述。

 

大型设计中FPGA 的多时钟设计策略详解.pdf (210.83 KB, 下载次数: 67)

设计, 时钟, 如何, 通路
此帖出自FPGA/CPLD论坛

最新回复

wsqylly
一直都是用的一个时钟的飘过。。。  详情 回复 发表于 2012-3-27 19:49
点赞 关注
个人签名行动才有结果，知识并非力量 !
 
FPGA论坛  CPLD论坛  FPGA教程
回复
举报
zhuoyue

547

帖子

0

TA的资源

纯净的硅（初级）
沙发
发表于2012-3-23 16:34 只看该作者
 
总计的详细，下载来看看
此帖出自FPGA/CPLD论坛
个人签名嵌入式培训www.51great.org
 
 
FPGA培训  FPGA设计  verilog教程
回复
举报
07lifeixiang

1

帖子

0

TA的资源

一粒金砂（初级）
板凳
发表于2012-3-23 21:03 只看该作者
 
很好  谢谢
此帖出自FPGA/CPLD论坛
 
 
 
回复
举报
wsqylly

28

帖子

0

TA的资源

一粒金砂（初级）
4楼
发表于2012-3-27 19:49 只看该作者
 
一直都是用的一个时钟的飘过。。。
此帖出自FPGA/CPLD论坛
 
 
 
回复
举报
返回列表 发新帖 回复
您需要登录后才可以回帖 登录 | 注册

活动 更多>>
开源项目 更多>>
随便看看
查找数据手册?
搜索

EEWorld Datasheet 技术支持

热门标签
相关文章 更多>>
新帖速递
关闭
站长推荐上一条 1/7 下一条

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关： 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

用户热搜：

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编：100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表