2088|0

790

帖子

66

TA的资源

五彩晶圆(初级)

楼主
 

【设计工具】Virtex-5 设备的SEU策略 [复制链接]

  单次事件的颠覆很可能形响到大多数的数宇电子电路。赛灵思很严肃地对待SEU问题,设计设备时充分考虑了如何降低对这些辐射引起的事件的敏感性。因为赛灵思也意识到SEU在商用和实用限制内是不可避免的,因此该公司在Virtex.-5和Spartan0-3A 9伸系列产品中提供了内置的SEU检测功能,以简化并改咎系统设计。
  Ken Chapman和Les Jones 编写的一条应用笔记中讨论了处理SEU的策略以及典型计算.重点讨论了解决这些低概率事件的可靠性。附带的参考设计经过优化后可用于Virtex-5 FPGAML505评估平台,但也而已移植到其它硬件中。您可以在任何Virtex-5 FPGA设计中使用其SEU控制器宏.实现SEU检侧哥刚多正计划。

 


Virtex-5 设备的SEU策略.pdf (388.96 KB, 下载次数: 9)

此帖出自FPGA/CPLD论坛
点赞 关注
个人签名行动才有结果,知识并非力量 !
 

回复
举报
您需要登录后才可以回帖 登录 | 注册

查找数据手册?

EEWorld Datasheet 技术支持

相关文章 更多>>
关闭
站长推荐上一条 1/7 下一条

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表