登录注册
论坛
一粒金砂(中级)
68
0
FPGA有4个pll,每个pll有4个输入,
这几个pll有区别?为什么要这么多,连接到全局时钟,这几个pll作用应该相同吧
开发板上有两片晶振,因为一个pll有4个输入,所以将这两片晶振都连接到一个pll上的两个输入脚上,感觉这样不如连接到两个pll上,有区别?
扫一扫,分享给好友
五彩晶圆(初级)
1012
发表回复 回帖后跳转到最后一页
EEWorld Datasheet 技术支持
查看 »