【 信号处理】级联信号处理器的FPGA实现

cillyfly

【 信号处理】级联信号处理器的FPGA实现 [复制链接]

级联信号处理器的FPGA实现 需要的下过去看看

摘要：现代通信系统中，数字化已成为发展的必然趋势，数字信号处理则是数字系统中的重要环节。在数字信号处理方面提出一种级联信号处理器的FPGA实现方案，用以取代昂贵的专用数字处理芯片。首先对级联信号处理器做了理论上的分析，然后进行方案比较，最后选择最佳方案完成FPGA的实现与仿真。系统的功能和时序仿真结果表明，其可正常工作，最高时钟可达50 MHz。
关键词：CPLD；FPGA；FIR滤波器；级联信号处理器

级联信号处理器的FPGA实现.doc (861 KB, 下载次数: 11)

2012-1-19 13:59 上传

点击文件名下载附件