6519|4

56

帖子

0

TA的资源

一粒金砂(高级)

楼主
 

请教关于Altera FPGA配置前的引脚设置问题 [复制链接]

在Quartus II环境的Pin Planner窗口下对FPGA的IO引脚进行设置时,

“I/O Standard” “Reseved” “Current Strength” “VREF Group”分别代表什么意义?

如何进行设置才是合理的?

特别是后三项,谢谢。
此帖出自FPGA/CPLD论坛

最新回复

1. 没有定义的PIN默认输出为高电平 2. 没有定义的PIN 默认输出到一个不定态 3.  没有定义的PIN默认输出为低电平  详情 回复 发表于 2011-12-26 16:06
点赞 关注
 

回复
举报

6892

帖子

0

TA的资源

五彩晶圆(高级)

沙发
 

个人理解:保留、电流强度、参考电压组

电流强度指定某个IO管脚的驱动电流或吸收电流;

参考电压组可能与布局布线有关,使用某组的参考电源电压

此帖出自FPGA/CPLD论坛
个人签名一个为理想不懈前进的人,一个永不言败人!
http://shop57496282.taobao.com/
欢迎光临网上店铺!
 
 

回复

56

帖子

0

TA的资源

一粒金砂(高级)

板凳
 

回复 沙发 eeleader 的帖子

谢谢你。
Current Strength 我清楚了。
在每一个Bank的VCCIO电平都一样的情况下,Vref Group 不人为设定,采用默认的值也应该改是可以的,对么?
另外,设定为"保留"的IO引脚是不是就不能作为普通IO口用了?
“Reseved”下面有六个选项,其中下面三个我不是很清楚它的意义?请指教。
1. As output driving VCC
2. As output driving an unspecified signal
3. As output driving ground
此帖出自FPGA/CPLD论坛
 
 
 

回复

6892

帖子

0

TA的资源

五彩晶圆(高级)

4
 

“Reseved”下面有六个选项,其中下面三个我不是很清楚它的意义?请指教。
1. As output driving VCC
2. As output driving an unspecified signal
3. As output driving ground

1. 没有定义的PIN默认输出为高电平

2. 没有定义的PIN 默认输出到一个不定态

3.  没有定义的PIN默认输出为低电平

此帖出自FPGA/CPLD论坛
个人签名一个为理想不懈前进的人,一个永不言败人!
http://shop57496282.taobao.com/
欢迎光临网上店铺!
 
 
 

回复

56

帖子

0

TA的资源

一粒金砂(高级)

5
 

回复 4楼 eeleader 的帖子

很详细的解释,谢谢。
此帖出自FPGA/CPLD论坛
 
 
 

回复
您需要登录后才可以回帖 登录 | 注册

随便看看
查找数据手册?

EEWorld Datasheet 技术支持

相关文章 更多>>
关闭
站长推荐上一条 1/6 下一条

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表