7995|3

24

帖子

0

TA的资源

一粒金砂(中级)

楼主
 

关于quartus2中ram和rom连接的问题 [复制链接]

最近做个RISC时,控制部分的程序编译能通过,但是在连接外部的ram和rom时,会产生如下的错误:

Error: The pin "data2[0]" has multiple drivers due to the non-tri-state driver "ram:ram1|altsyncram:altsyncram_component|altsyncram_f3o1:auto_generated|altsyncram_a4m1:altsyncram1|mux_hib:mux5|result_node[0]"

当ram和rom同时连接到总线时,会产生上面的错误,望大神求解。

部分代码:

ram ram1(.data(data2),.q(data2),.rdaddress(addr),.rdclock(ram_sel),.rden(rd),.wren(wr),.wrclock(wr),.wraddress(addr));
rom rom1(.q(data2),.address(addr),.clock(rd),.clken(rom_sel));

ram和rom都是quartus2中用库建立的,上面的ram_sel和rom_se信号是前面地址选通器产生的一个使能信号,当地址小于3FFF(地址13位)时选择rom,data2为总线。

不知道这样写大家能不能看懂。希望求解。另外求教怎么在论坛中搜索帖子?

谢谢

此帖出自FPGA/CPLD论坛

最新回复

我也遇到这个问题了,能说的详细一点么?原因以及解决办法,上面的太精炼  详情 回复 发表于 2014-11-22 12:23
点赞 关注
 

回复
举报

6892

帖子

0

TA的资源

五彩晶圆(高级)

推荐
 

产生的错误时多个输入驱动同一个输出。

原因选择仅用来选择了片选信号,而没有选择总线。

此帖出自FPGA/CPLD论坛
个人签名一个为理想不懈前进的人,一个永不言败人!
http://shop57496282.taobao.com/
欢迎光临网上店铺!
 
 

回复

24

帖子

0

TA的资源

一粒金砂(中级)

板凳
 
恩。谢谢eeleader啦。
此帖出自FPGA/CPLD论坛
 
 
 

回复

13

帖子

0

TA的资源

一粒金砂(中级)

4
 
我也遇到这个问题了,能说的详细一点么?原因以及解决办法,上面的太精炼
此帖出自FPGA/CPLD论坛
 
 
 

回复
您需要登录后才可以回帖 登录 | 注册

随便看看
查找数据手册?

EEWorld Datasheet 技术支持

相关文章 更多>>
关闭
站长推荐上一条 2/8 下一条
Microchip 直播|利用motorBench开发套件高效开发电机磁场定向控制方案 报名中!
直播主题:利用motorBench开发套件高效开发电机磁场定向控制方案
直播时间:2025年3月25日(星期二)上午10:30-11:30
快来报名!

查看 »

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表