2964|4

14

帖子

0

TA的资源

一粒金砂(中级)

楼主
 

PCI接口加载FPGA程序 [复制链接]

       各位大虾,我现在要做PCI接口加载FPGA程序,使用PCI9054芯片,PCI和FPGA之间使用CPLD做时序控制。现在的问题是:

      1.上位机的软件怎样编写呢?思路是什么,用到rbf文件格式还是HEX文件格式呢?

      2.如果用rbf文件那么怎么从该文件中提取数据,然后发送到PCI总线上?

     希望各位不吝赐教啊。

此帖出自FPGA/CPLD论坛

最新回复

个人认为:     1. CPLD完成与PCI9054本地总线的通信控制,接收正确下载数据。     2. 上位机与CPLD数据传递过程中要保持数据的正确性,而且要一次传递完成。     3.  接收完成正确的数据后,然后CPLD通过FPGA的SPI接口配置数据到FPGA。  详情 回复 发表于 2011-11-21 08:32
点赞 关注
 

回复
举报

2734

帖子

0

TA的资源

裸片初长成(初级)

沙发
 
您说的这个,我从来就没听说过,哎,见识短浅了,不过我会关注你的,帮你顶起来,然后呢,跟你一起学习,一起进步!
此帖出自FPGA/CPLD论坛
个人签名我爱电子!
 
 

回复

6892

帖子

0

TA的资源

五彩晶圆(高级)

板凳
 

个人认为:

    1. CPLD完成与PCI9054本地总线的通信控制,接收正确下载数据。

    2. 上位机与CPLD数据传递过程中要保持数据的正确性,而且要一次传递完成。

    3.  接收完成正确的数据后,然后CPLD通过FPGA的SPI接口配置数据到FPGA。

此帖出自FPGA/CPLD论坛
个人签名一个为理想不懈前进的人,一个永不言败人!
http://shop57496282.taobao.com/
欢迎光临网上店铺!
 
 
 

回复

14

帖子

0

TA的资源

一粒金砂(中级)

4
 

原帖由 eeleader 于 2011-11-21 08:32 发表 个人认为:     1. CPLD完成与PCI9054本地总线的通信控制,接收正确下载数据。     2. 上位机与CPLD数据传递过程中要保持数据的正确性,而且要一次传递完成。     ...

流程确实是这样。上位机通过软件将程序发到PCI接口芯片9054,然后9054将数据发给CPLD,CPLD就要配好FPGA的配置时序(例如PS模式)。这其中CPLD还要反馈配置过程中的状态,是否出错之类的。

问题是编程文件中的数据该如何提取,比如rbf文件,hexout文件等其中的数据提取成了我主要的问题。多谢各位的解答

此帖出自FPGA/CPLD论坛
 
 
 

回复

14

帖子

0

TA的资源

一粒金砂(中级)

5
 

原帖由 jjkwz 于 2011-11-20 16:20 发表 您说的这个,我从来就没听说过,哎,见识短浅了,不过我会关注你的,帮你顶起来,然后呢,跟你一起学习,一起进步!

恩呢,这个论坛里还没有这方面的资料,等我做好了就把资料共享一下

此帖出自FPGA/CPLD论坛
 
 
 

回复
您需要登录后才可以回帖 登录 | 注册

随便看看
查找数据手册?

EEWorld Datasheet 技术支持

相关文章 更多>>
关闭
站长推荐上一条 1/10 下一条

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表