【低功耗】可编程逻辑阵列减少毛刺的低功耗布线算法

cillyfly

【低功耗】可编程逻辑阵列减少毛刺的低功耗布线算法 [复制链接]

随着可编程逻辑门阵列(FPGA，Field Programmanle Gate Array)应用的不断普及，便携式设备和无线设备的涌现，过去对于FPGA主要关心的速度、单片容量、费用以及可靠性等，现在对于低功耗FPGA的需 求，与速度、容量、费用等到了一样的高度，成为FPGA设计者和使用者主要关心的问题之一。 功耗分析和优化是FPGA低功耗分析的两大主要问题。功耗分析主要关心如何准确估计设计过程中的能量消耗，确保设计不违反设计要求的功耗指标，关于 VLSI功耗估计方法和 EDA工具较多，本文是针对可编程逻辑而有所不同，本文主要研究FPGA的静态重构和动态重构的功耗问题，以及FPGA布局布线的面积利用率提高而间接对 功耗的影响。 本文的主要工作如下： 首先分析了CMOS电路功耗的组成和相应的功耗模型，总结了功耗估计的静态方法和动态方法。 其次，分析了FPGA架构，动态可重构机理。利用传统模拟退火算法对FPGA进行布线轨道分布的研究，利用布线轨道在FPGA内部的不同分布，考察对于 FPGA实现逻辑占用面积的影响，来达到低功耗的目的。 第三，将先进的FPGA结构与高效的低功耗方法结合起来，经过分析和实践，建立电容模型，再成功利用统计方法，实现FPGA资源重构的低功耗估算方法。设 计人员可以根据估计结果，修改设计。通过设计专门的利于降低功耗的电路模块，以减小电路的功耗。 第四，通过对于FPGA资源动态重构的分析，修改对于静态使用FPGA重构低功耗估算框架模型，提出一种适合FPGA资源动态使用的低功耗模型，实现了动 态重构的FPGA的低功耗计算方法。 由于此方法与FPGA的体系结构紧密结合相连，在整个的方法中，无疑也给FPGA体系结构方面提供许多新的思路、建议和指导。进一步在论文的最后对以后的 工作和有待解决的问题也提出讨论。
可编程逻辑阵列减少毛刺的低功耗布线算法.pdf (540.61 KB, 下载次数: 19)

2011-11-19 14:18 上传

点击文件名下载附件

eeleader

顶顶顶，好文章！

cillyfly