此帖出自FPGA/CPLD论坛
最新回复
intial
begin
clock=0;
coin=0;
reset=1;
#50 reset=0;
@(negedge clock);
#80 coin=2'b01;#40 coin=2'b10;
#80 coin=2'b01;#40 coin=2'b00;
#80 coin=2'b10;#40 coin=2'b10;
#80 coin=2'b00;#40 coin=2'b01;
#80 coin=2'b01;#40 coin=2'b01;
#80 $finish;
end
上面这段语法描述有问题。initial里面包含always这样是不对的!
详情
回复
发表于 2011-11-7 08:09
| ||
|
||
此帖出自FPGA/CPLD论坛
| ||
个人签名一个为理想不懈前进的人,一个永不言败人!
http://shop57496282.taobao.com/ 欢迎光临网上店铺! |
||
浏览过的版块 |
EEWorld Datasheet 技术支持