6146|10

77

帖子

0

TA的资源

一粒金砂(中级)

楼主
 

SDRAM使用探讨于总结 [复制链接]

我在使用IAR+ JTAG调试LM3过程,程序设定系统时钟为80M,然后对一些IO初始化,配置定时器,使用Uart0通过串口监测运行状态,主函数中定义一个unsigned long变量(Tmpe)用于计数,另外定一个unsigned short 指针,使其指向SDRAM。函数主循环判断系统计数,每隔一秒进行一次内存操作,并将结果通过Uart0发出。执行发现Tmpe都是正常的(每秒+1),而SDram内容却又1.3%的错误,也就是Tmpe加到256时,SDRAM的内少加了3次,出错的概率比较稳定。最好经过多次调试,把频率降下来就行了。我试过80MHz也是不爽,看来对SDRAM操作50MHz是安全极限。或者在超过此频率时EPI-SDRAM的设置得做调整,最后发现9b96的datasheet说了sdram最高只能运行在50M咧

附件是我使用的工程,使用时要另外加上TI sdram.zip (488.37 KB, 下载次数: 50)

的驱动库目录。

最新回复

  lz都没搞清楚你的问题  详情 回复 发表于 2011-10-31 12:22
 
点赞 关注

回复
举报

1729

帖子

0

TA的资源

五彩晶圆(初级)

沙发
 
谢谢楼主分享。
 
 

回复

7228

帖子

192

TA的资源

五彩晶圆(高级)

板凳
 
SDRAM 没玩过的
 
 
 

回复

194

帖子

0

TA的资源

一粒金砂(高级)

4
 
楼主,请问一下,我现在9B92芯片运行在80M,如何让SDRAM允许在50M?谢谢!
 
 
 

回复

1803

帖子

0

TA的资源

五彩晶圆(高级)

5
 

回复 楼主 tangguanglun 的帖子

好资料,谢谢分享。
 
 
 

回复

77

帖子

0

TA的资源

一粒金砂(中级)

6
 
晶振为8MHz,把系统时钟配置为4分频可得50MHz

SysCtlClockSet(SYSCTL_XTAL_8MHZ
                |SYSCTL_SYSDIV_4
                |SYSCTL_OSC_MAIN
                |SYSCTL_USE_PLL);
 
 
 

回复

194

帖子

0

TA的资源

一粒金砂(高级)

7
 

回复 6楼 tangguanglun 的帖子

那岂不是对于9B92内核来说,就不能工作于80M啦?如果200M,3分频,不足70M了
 
 
 

回复

70

帖子

0

TA的资源

一粒金砂(中级)

8
 
你加8M16M什么都是一样的,因为PLL得输出都是200M,然后分频的。
 
 
 

回复

61

帖子

0

TA的资源

一粒金砂(中级)

9
 
终于看到了。。晚上回去搞一下!哎..PLL
 
 
 

回复

69

帖子

0

TA的资源

一粒金砂(高级)

10
 
这种测试的帖子对于后人来说意义重大!
 
 
 

回复

431

帖子

0

TA的资源

一粒金砂(高级)

11
 

原帖由 zxq6 于 2011-9-26 18:27 发表 那岂不是对于9B92内核来说,就不能工作于80M啦?如果200M,3分频,不足70M了

 

lz都没搞清楚你的问题

 
 
 

回复
您需要登录后才可以回帖 登录 | 注册

随便看看
查找数据手册?

EEWorld Datasheet 技术支持

相关文章 更多>>
关闭
站长推荐上一条 1/7 下一条

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表