4103|2

23

帖子

0

TA的资源

一粒金砂(中级)

楼主
 

vhdl可以指定赋值的位数吗? [复制链接]

vhdl可以像verilog中(a <= 30'd5;)一样对信号指定赋值的位数吗?

 

 

此帖出自FPGA/CPLD论坛

最新回复

VHDL不支持这种语法形式!  详情 回复 发表于 2011-9-24 08:22
点赞 关注
 

回复
举报

732

帖子

0

TA的资源

纯净的硅(高级)

沙发
 
电路的连线 线怎么连 连多少根线  都取决于你的设计 。
此帖出自FPGA/CPLD论坛
个人签名学习的乐趣在于分享。
 
 

回复

6892

帖子

0

TA的资源

五彩晶圆(高级)

板凳
 
VHDL不支持这种语法形式!
此帖出自FPGA/CPLD论坛
个人签名一个为理想不懈前进的人,一个永不言败人!
http://shop57496282.taobao.com/
欢迎光临网上店铺!
 
 
 

回复
您需要登录后才可以回帖 登录 | 注册

随便看看
查找数据手册?

EEWorld Datasheet 技术支持

相关文章 更多>>
关闭
站长推荐上一条 1/7 下一条

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表