社区首页
★ 社区积分制度 ★ 新手必读 ★ 申请版主★
 

论坛

切换旧版
返回列表 发新帖 回复
阅 3166|回 1
chinalll

3

帖子

0

TA的资源

一粒金砂（初级）
楼主
发表于2011-9-12 10:09 只看该作者
 

synplify的综合结果：时间报告的问题 [复制链接]

这个为我的综合的时间报告。这里的system时钟是指的什么时钟，我在程序里用的是名字为clk的时钟，这里怎么会又出现一个system呢，怎么可以提高其频率呢？

时钟, 问题, system, 程序

未命名.jpg (36.8 KB, 下载次数: 0)

未命名.jpg
此帖出自FPGA/CPLD论坛

最新回复

eeleader
系统时钟就是全局时钟，就是你使用的CLK。   synplify 有点讨厌就是喜欢自作主张，自动删减程序，让你防不胜防，（编译的时候） 早些时候用Lattice的synplify编译器就是这样的哦  详情 回复 发表于 2011-9-15 21:42
点赞 关注
 
FPGA论坛  CPLD论坛  FPGA教程
回复
举报
eeleader

6892

帖子

0

TA的资源

五彩晶圆（高级）
沙发
发表于2011-9-15 21:42 只看该作者
 

系统时钟就是全局时钟，就是你使用的CLK。

 

synplify 有点讨厌就是喜欢自作主张，自动删减程序，让你防不胜防，（编译的时候）

早些时候用Lattice的synplify编译器就是这样的哦

此帖出自FPGA/CPLD论坛
个人签名一个为理想不懈前进的人，一个永不言败人！
http://shop57496282.taobao.com/
欢迎光临网上店铺！
 
 
FPGA培训  FPGA设计  verilog教程
回复
举报
返回列表 发新帖 回复
您需要登录后才可以回帖 登录 | 注册

活动 更多>>
开源项目 更多>>
随便看看
查找数据手册?
搜索

EEWorld Datasheet 技术支持

热门标签
相关文章 更多>>
新帖速递
关闭
站长推荐上一条 1/9 下一条

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关： 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

用户热搜：

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编：100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表