LX9开发板试用报告

wdzfd

LX9开发板试用报告 [复制链接]

LX9 MicroBoard开发板主要包括一个Spartan-6 XC6SLX9-2CSG324C FPGA, 一个64 MB LPDDR SDRAM，一个128 Mb Multi-I/O SPI Flash，一个10/100 Ethernet PHY，一个USB-to-UART port。从外设的情况来看，该开发板非常适合做嵌入式系统的开发。SDRAM和SPI Flash的型号分别为Micron公司MT46H32M16LF和N25Q128。下载附件保存到相册

2011-8-29 10:11 上传

③：Silicon Labs CP2102 USB-to-UART驱动，参考Silicon Labs CP210x USB-to-UART Setup Guide文档就可以了, 以上步骤不再赘述。

wdzfd

XILINX提供两个灵活易用的工具软件来使用MCB，一是用在EDK嵌入式开发环境下的MPMC（Multi Port Memory Controller），二是ISE环境下MIG（Memory Interface Generator），这里主要介绍MIG的详细配置步骤。

1．打开CORE Generator工具，新建一个工程

2．指定工程位置与名称

3．在Part项选择正确的器件和封装

wdzfd

4．单击左边的Generate, Design Entry选择Verilog, Vendor选择ISE后按确定。

5．按下图在IP Catalog内选择MIG后双击, 出现Xilinx Memory Interface Generator界面后按NEXT。

6．选择Create Design, Component Name填为LPDDR后按NEXT.

7. 按NEXT就可以.

8. LX9开发板LPDDR接在MCB3上, 在MCB3边选择Memory Type为LPDDR后按NEXT.

wdzfd

9. 选择器件为MT46H32M15XXXX-5后按NEXT

10．直接按NEXT

11．这里我们保留一个端口读，一个端口写后按NEXT

12．直接按NEXT

wdzfd

14直接按NEXT

15 按Generate产生IP.

16. 在工程目录下产生的IP文件如下图示 :

包括文档, 参考设计与用户设计三个文件夹.

CORE Generator产生的IP接口如下图示 :

主要分为内部用户侧接口和外部存储器侧接口。具体各接口的含义请参考Spartan-6 FPGA Memory Controller UG388 (v2.3) 第25-31页，需要认真读下，这里不再赘述。

MCB提供的命令接口如下表示：

命令	代码Code [2:0]	描述
写数据	000	写数据到地址pX_cmd_addr[29:0]处，写的数量由pX_cmd_bl[5:0]指定，命令发出之前数据必须先写到Write Data FIFO。
读数据	001	从地址pX_cmd_addr[29:0]处读pX_cmd_bl[5:0]指定数量的数据，命令发出之前要确保Read Data FIFO有足够空间，否则发生溢出错误。
写并自动预充电	010	同写数据命令，写完后自动预充电
读并自动预充电	011	同读数据命令，读完后自动预充电
刷新	1xx	立即执行刷新操作。

下面进行测试，要用的文件是user_design\rtl文件夹下的源文件，基本思路是用一个伪随机序列产生32位的数据，先写数据，地址是顺序增加的，写完全部地址后开始校验，用同一伪随机序列产生比较数据，然后顺序读出SDRAM中内容进行比较，不一致时错误数量加一，读完全部地址后重新循环写数，整个设计用状态机来实现，另外为了直观显示，用了一个LED（D2）闪烁表示测试在进行中，另用一个LED（D3）点亮表示有误码出现，实测连续半小时误码率都为0。

第二部分N25Q128 SPI Flash的使用--待继

最后我要感谢电子工程世界给予的这次试用机会，谢谢大家。

wdzfd

报告.rar (906.67 KB, 下载次数: 57)