电路设计漫谈之27, 28

sun_ic

电路设计漫谈之27, 28 [复制链接]

陆续在其它论坛上发了一些自己做电路设计的感想。在这里发一新贴试试水。以前的发表的漫谈1-26有兴趣的话可以google一下 。每贴子数所限，各位看官请爬楼慢慢找。

电路设计漫谈之27 – Ground Bouncing

做过高速电路或者宽带数据处理设计的工程师可能经历过Ground Bouncing这类的问题。Ground bouncing现象通常是指某部分logic的参考地高于了系统的参考地，从而使得与其相连接的logic应该看到0时，接受到的可能是高于最高允许的logic 0电平。如图所示。

Ground bouncing的产生是由于总线中大量的数据bit在瞬间从1变化到0造成的。比如以前设计过一个大容量的IP数据buffering电路。用RLDRAM DDR数据宽度64bit。我们发现当测试连0和连1交替的数据包时，RLDRAM的读写总容易出错。比如64个连1，后边跟着64个连0，或者相反的次序.最后发定位到ground bouncing引起的logic错误。

图中解释了ground bouncing产生的原因。总线总是带有容性负载的，比如线间电容，芯片的输入电容等。当数据总线上是1时，这些寄生电容被充电。在下一个时钟周期如果总线上的数据变成了0，那么这些电容要瞬间放电。我们知道瞬间电流的变化在电感上会产生压降，即 ΔV=L（di/dt）。其压降的大小与电流的变化率和电路的电感成正比。我们知道任何连线都可以等效成一个分布式电感。PCB上信号的地回路也等效为电感效应。那么上述电流的变化就会在信号号“地线”回路上产生压降。这个压价使得A部分电路的参考地高于了系统的参考地。所以在Logic A部分的逻辑0电压，在Logic B看来就叠加了一个V。如果这个V最够大，就会产生logic错误。这就是ground bouncing的产生机理。

解决的办法可以从这个公式中找：ΔV=L（di/dt）

减小L：从芯片设计上尽量采用寄生电感小的封装（Flip Chip）比如BGA，地信号要在信号总线中均匀分配（减小内部回路）。在电路设计上尽量减少回路的寄生电感，比如接地平面要低阻抗，接地线尽量短，回路（连线）尽量小（短）等。

减小总的瞬间变化bit数

也就是减小同时发生变化的数据bit。比如对数据线采用编码。用几组略有延时的总线取代一组大宽度同相位的总线。

减小di/dt

可能的情况下用慢点的时钟。从系统的角度考量，故意使得不同部分逻辑的时钟工作相位不同，也可起到减小E的作用

Power Sag

这种现象跟Ground Bouncing正相反。它是发生在从0到1变化的瞬间，这时需要大量的瞬间电流来对负载（寄生）电容充电.这个瞬间电流作用到电源通道上的寄生电感，使得芯片瞬间看到的电源电压下降。当电压足够低时，这时logic 1就有可能被看作logic 0.

减小power sag的影响可以考虑上述解决ground bouncing的方法。额外的一点就是增加尽量多的电源滤波电容。这些电容一方面可以起到对电源噪声的滤除作用，另一方面可以提供logic从0到1变化需要的瞬间电流。对比较大的电路板有时还要刻意在板子上均匀摆上几个大的电容。这些电容起到“电流水库”的作用。一个电路比如说额定工作电流是10A，在高速下工作时如果有瞬间变化的大宽度总线，瞬时的工作电流可能是10A的几倍！当然你不会真把电源功率增加几倍，而是用上述电流水库的方式解决。

记得前面漫谈2说过，电路的原理图只是携带了整个电路设计的部分信息。Ground bouncing和Power sag就是例证。（待续）

[ 本帖最后由 sun_ic 于 2011-8-31 00:26 编辑 ]

soso

谢谢楼主的分享 这种经验对很多朋友都很有价值

常见泽1

整理的不错啊

silas03

呃 不懂 什么东西

357482894

建议楼主把以前的也发在这上面，弄一个系列，相信会很受欢迎的！

宏在天涯

好好好

ypanging

好经验啊

sun_ic

电路设计漫谈之28– 产品的可靠性设计与测试

我们通常所说研发其目的是设计生产出可批量生产的性能稳定的产品。这一点往往被“科研”一词误导认为是技术开发。实现了技术指标的要求只是整个过程中的第一步。

先举两个例子。

H公司.某网络设备所用串行总线所带负载过多，源器件sourcing电流的冗余度不够。由于产品已经进入小批量生产，评估后认为不宜再更改电路设计重新制版，而是决定减小上拉电阻的阻值使其在高电平时提供较大的sourcing电流。即把电阻的阻值稍微减小点。计算更换和实验都很简单，也验证机器的功能工作正常，但产品部门的工程师要我们做详细的风险分析包括所涉及器件/电阻的DVT，然后重新测试机器的整个功能，用了一个月左右的时间完成了产品的更改和验证。

K公司。公司的生产的一个产品，在某个系统公司的设备上几天内出现了几十毫秒的中断。系统厂家即暂停生产该类产品。我们在实验室模拟了半个多月，确认是找到原因了。修改和测试也就是一天的时间。系统厂家重复了之后，又花了1周多时间跟我们反复确定，这个解释的确是问题的原因，然后才让我们作出修改来解决这个问题。

可批量生产以及稳定产品的开发，在整个流程中还至少还要包括以下几点

1）设计的冗余度

2）全部器件都在其指标（6-sigma）要求的范围内工作。DVT。

3）全面的测试，包括cornercase和压力测试

4）器件的sourcing管理

5）生产工艺流程的管理

6）产品出厂前的老化处理

7）产品生命周期中的维护

设计出稳定可靠的产品不是一件简单的事。如在80/20定律一文中所谈，以上几点可能构成了整个产品中80%的工作。

1-7有些是相关的。比如设计的冗余度，除了模拟仿真/方案制定/电路设计等阶段要考虑以外，产品样机出来之后做全面的测试是比不可少的一步。至少要做以下2-3步的测试，这样可以发现设计冗余度不够的地方，以及一些正常运行时看不到的隐患。

1）4-corner测试。即温度和供电电压的组合（高电压高温，低电压高温，高电压低温，低电压低温）。有些特殊的产品还做8-corner，即再增加一维关键指标的最大最小值到上边的组合中。

2）DVT测试（design verificationtest 设计的验证测试）

一般是用示波器把每个节点的波形测试一下（对的，是测试每个器件的管脚！），然后跟器件的手册指标逐一比对，不允许有任何超出器件正常指标的情形，即使产品测试时都工作正常也不行。这个工作很繁琐，有时工程师不愿动手会让培训过的初级工程师完成。但建议你在职业生涯中至少自己亲自动手完整的做一次。这样会让你对DVT的必要性有深刻体会。这个测试好多情况下技术人员会有抵触，因为太多繁杂重复的工作。但这确实必要。本人就经历过好多次通过DVT发现难以发现的隐患的例子。有些运营了很久出现的特殊情况，也是可能在DVT中发现的。除了波形外其他的功能指标（包括电源功耗，电源电流等是否在指标范围内都要包括）。有时涉及到供货的压力，一些非关键不涉及可靠性的功能/指标如果有问题，可以作为“knownissues”在客户认可后，下一个版本中解决。

3）Thermalcalibration

测试关键器件的表面温度（一般是高温下），从而折算到器件内部硅片衬底（Junction)的温度，看看是否超标。一般器件在其手册上都有热阻参数，根据表面温度和热阻系数可以计算器件的衬底温度，从而和器件手册的指标比对。有时需要根据结果确定是否需要改进散热通风，或者在器件上增加散热片，以及何种规格的散热片。

(接楼下）

sun_ic

（接楼上） 

生产环节中比较重要的一环是严格管理器件的进货渠道。在国内，发现即使在正规代理那买的器件都有水货！你不找他们也就过去了，追到他们那他们也承认。美国前一段也抓到从国内进货的有些器件都进入了其军方的渠道。大家可能听说过有一些做反向芯片工程的公司。这种模仿出来的片子，初起用还好，但有的经历72小时老化会失效，最可怕的是发现有在现场用了1年后失效的。产品出厂前的老化必须做。虽然这样增加了生产成本和出厂时间。但节约的是将来的维护费用。更别说声誉了。

再怎么严格把关的产品都难免有潜在的缺陷。这就涉及到产品生命周期中的维护。用户送回故障产品返修时，要像医学院的学生得到一个解刨样本一样认真对待。比如产品中某个芯片坏了，往往技术人员急于找到问题马上解决。修好一个返修的产品只是目的中微小的一个。对待这上述损坏的器件不能拆下换上一个工作了就算解决了。更重要的是分析它怎么坏的，复现和分析问题出现的真正原因，从而在设计和生产上避免，这比解决问题更为重要。有时还可能需要器件厂家配合，找出器件内部是哪一部分失效，从而找到系统中设计或者生产的潜在缺陷。这个过程一般叫failure analysis。发现了问题，找出问题的原因从而彻底避免占60分，解决问题顶多占40分。说是这么说，一般工程师需要耳提面命多年后才认同。

 

 

（待续)

版权所有。转载请告知。

sunvaleh@hotmail.com

新浪 weibo: sunvale

1984bianwei

支持

sun_ic

方便起见，之前的帖子和以后的新贴，都贴在空间的博客里了。

千霜凌

顶楼主