南华大学黄智伟系列-- 注意去耦电路中电容器的使用

小煜

南华大学黄智伟系列-- 注意去耦电路中电容器的使用 [复制链接]

在电子设计竞赛培训过程中，在使用IC芯片制作各电路模块时，同学们对去耦电容器的使用感到十分困惑，为什么要使用去耦电容器，去耦电容器有什么作用？使用几个去耦电容器？是使用相同容量的电容器并联？还是使用几个不同容量的电容器并联？去耦电容器安装在什么地方？等等。本人收集了一些资料，写了一个有关去耦电容器使用方法介绍，供同学们参考。

 

1. 电源和IC电路之间的去耦电路

如图1所示，各类电容器和EMI降噪滤波器在连接IC电源端和配电网（PDN）的连接处，形成去耦电路，可以增加电路的电源完整性（PI）[murata Inc. c39c[1] 数字IC电源静噪和去耦应用手册.

图1电源和数字IC之间的去耦电路

去耦电路实现的功能（电路中以IC1为主）如下：

① 抑制由IC 产生噪声或进入IC 的噪声；

② 提供与IC 工作和维持电压有关的瞬态电流；

③ 变为信号通道的一部分（形成信号返回通道）。

当去耦电路不起作用时，可能会出现以下问题：

① 由于存在噪声泄漏，与其他电路相干扰（例如IC3），或增加设备的噪声辐射；

② 噪声从外源侵入，导致IC 工作出现问题；

③ 产生电源电压波动，干扰IC 工作，降低信号完整性，增加信号上叠加的噪声；

④ 由于信号电流的回路不足，降低信号完整性。

因此，采用适当的去耦电路对抑制噪声和保证电路正常工作来说十分重要。

 

小煜

如图2所示，去耦电容器按其位置可以分为体电容器（大容量电容器）、PCB电容器（板电容器）、封装上去耦电容器（On-Package DecouplingCapacitor)和片上去耦电容（On-Chip Decoupling Capacitor）等几种类型。实际电路中，由于PCB一封装连接和封装一芯片连接所引入的寄生电感导致功率不能及时有效地传输。在功率不能及时传输时，通常就需要用去耦电容器提供瞬时电流。从去耦速度的角度来看，去耦电容器越靠近芯片内部电路去耦速度越快。这就是在高速器件引入封装去耦电容器和片上去耦电容的根本原因。去耦网络的设计是整个PDN设计的重点和难点。

 

图2 不同位置的去耦电容器

 

小煜

去耦电容器的电流供应模式[murata Inc. c39c[1] 数字IC电源静噪和去耦应用手册.

如前所述，除了需要考虑与IC 电源阻抗有关的去耦电容器之外，还需要考虑接线的电感。即在图3中，IC与每个电容器之间的接线电感的影响。为了简单起见，通常忽略接线的电容与电阻。

 

由于远端电容器的接线电感较大，在高频情况下阻抗不能被降低。因此，希望IC旁的电容器在高频情况下处于有效状态。从这个意义上讲，如果可以从片上电容上得到足够的电容，这对于降低高频情况下的电源阻抗将是很理想的。事实上，由于IC空间的限制，这是很难的。因此，我们从半导体的近端至远端，分层放置电容器，以达到所要求的目标电源阻抗。

 

小煜

在高速电路中，一个电容器的等效电路如图4所示，图中，等效串联电感ESL包含引线电感，等效串联电阻ESR包含引线导体损耗和介质损耗。由图4可见，电容器的等效串联电感ESL将随着频率的升高而降低电容器的特性。如果等效串联电感ESL与实际电容器的电容C谐振，这将会产生一个自谐振（LC串联谐振）。由于这个串联谐振产生一个很小的串联阻抗，所以非常适合在去耦电路中应用。然而，当电路的工作频率高于串联谐振频率时，该电容器将表现为电感性而不是电容性。电容器的阻抗绝对值与频率的关系如图5所示。

]如图6所示。

（a）1pF~1000pF阻抗频率特性

（b）1μF ~100μF阻抗频率特性

此帖出自电子竞赛论坛

鑫海宝贝

写的不错支持一下，你可以做成系列形式

 

小煜

    在图4所示电路中，去耦电容器C的安装位置不同，图7（a）中电容器靠近电源安装，图7（b）中集成电路（IC）靠近电源安装，其去耦合效果是不同的。

考虑布线电感，图7所示电路的等效电路如图8所示，在图8（a）中，从电源部分流入的电流，首先通过电感L1在C中积蓄起来，然后再通过L2提供给IC 。对于电源的变化和噪声，电容器C能够起到很好的去耦作用。在图8（b）中，由于L2隔离了电容器C与IC的连接，电源的变化和噪声首先作用于IC，降低了电容器C的去耦作用。

 

（a）电容器靠近电源安装     （b）IC靠近电源安装

图7去耦电容器C的安装位置

 

（a）电容器靠近电源安装等效电路    （b）IC靠近电源安装等效电路

图8图4的等效电路

 

一个示例如图9所示[murata Inc. c39c[1] 数字IC电源静噪和去耦应用手册. http://www.murata.com]。电源端存在一个20MHz 的噪声，在数字IC 电源端的6mm处安装一个1μF MLCC（尺寸1608）。在IC电源端15mm处，用示波器测量噪声抑制效果。测量结果如图6.3.10所示，可以看出有分支线路的比没有分支线路的电压波动（波纹）要大很多。可以看到分支线路的存在，对噪声抑制有着巨大的影响。

 

（a）没有电容器    （b）有分支线路     （c）没有分支线路

图9电源噪声抑制效果测量（电压波形）

小煜

当电容器的电容不足，或者目标阻抗以及插入损耗由于高ESL 和ESR 难以实现时，可能需要并联多个电容器，如图10所示。在这种情况下，必须注意出现在这些电容器中的并联谐振（称为反谐振），如图11所示，可以看到从电源端的阻抗由于反谐振会趋向于变大。

反谐振是发生在两个电容器间的自谐振频率不同时的一种现象。如图12所示，并联谐振发生在其中一个电容器的电感区以及另一个电容器的电容区的频率范围内。并联谐振造成该频率范围的总阻抗增加。因此，在出现反谐振的频率范围，插入损耗会变小[murata Inc. c39c[1] 数字IC电源静噪和去耦应用手册. http://www.murata.com]。

 

（a）不同电容的电容器器并联                   （b）电容器间距较远

图10 电容器连接可能出现反谐振的情况

 

图11 电容器的并联谐振（计算值）

 

图12 电容器的并联谐振频率范围

可以采用图13所示一些方法来抑制反谐振[murata Inc. c39c[1] 数字IC电源静噪和去耦应用手册. http://www.murata.com]，如图13（a）所示，在电容器间嵌入谐振抑制元件例如铁氧体磁珠。如图13（b）所示，匹配电容器的电容以调整自谐振频率。如图13（c）所示，缩小电容器之间的间距和使用不同电容的电容器相结合，电容值的差值低于10:1。

图13（a）所示方法对改善插入损耗相当有效。然而，降低电源阻抗的效果就变小。采用图13（b）和图10（c）的方法，可以减弱反谐振，但要完全抑制反谐振是很难的。如图13（d）所示，可以采用低ESL 和ESR 的高性能电容器来消除反谐振问题。

 

图13抑制反谐振的一些方法

小煜

可以采用两种方法确定所需的电容量：一是利用电源驱动的负载计算电容量，二是利用目标阻抗（Target Impedance）来计算总电容量。

利用电源驱动的负载计算电容量示例[于博士信号完整性研究网. 电源完整性设计详解如下：

例设负载（容性）为30pF，要在2ns内从0V 驱动到3.3V，瞬态电流为：

 

如果共有36 个这样的负载需要驱动，则瞬态电流为：36 ´ 49.5mA=1.782A。假设容许电压波动为：3.3V ´ 2.5%=82.5 mV，所需电容量为

C=I ´ dt/dV=1.782A ´ 2ns/0.0825V=43.2nF

所增加的电容实际上作为抑制电压波纹的储能元件，该电容必须在2ns 内为负载提供1.782A
的电流，同时电压下降不能超过82.5 mV，因此电容值应根据82.5 mV 来计算。记住：电容放电给负载提供电流，其本身电压也会下降，但是电压下降的量不能超过82.5 mV（容许的电压波纹）。利用电源驱动的负载计算电容量的这种方法没有考虑ESL及ESR 的影响，因此很不精确，但是可以加深对去耦原理的理解。

小煜

    如图14所示，基于目标阻抗的PDN（电源分配网络）设计方法将PDN看成一个系统，以平均交流电流激励PDN，为使PDN的输出电压波动小于电源噪声容限，PDN的输入阻抗必须小于目标阻抗[张木水.高速电路电源分配网络设计与电源完整性分析[D].西安电子科技大学,2009.4，张木水、李玉山.信号完整性分析与设计[M].北京：电子工业出版社，2010.4]。如图15所示，为了使PDN的输入阻抗低于目标阻抗，需要多个不同容量的电容器并联以获得平坦的输入阻抗特性[Philippe Garrault. Methodologies for Efficient FPGA Integration into PCBs.www.xilinx.com]。一个设计示例如图16所示。

    基于目标阻抗的PDN设计方法将将PDN设计成满足在感兴趣的带宽范围内从IC看过去的输入阻抗小于某一给定的目标阻抗值，以确保电源噪声可以控制在系统预算的噪声容限范围内。频率范围一般为IC的工作频率。如图15所示，去耦电容器的应用改变了PDN的输入阻抗，为了使PDN的输入阻抗满足目标阻抗的要求，使输入阻抗低于目标阻抗，需要多个不同容量的电容器并联以获得平坦的输入阻抗。

    基于目标阻抗的PDN设计方法利用电容器谐振频率周围阻抗达到最小的特性来获得低输入阻抗，大容量的体电容器维持低频输入阻抗，SMT电容器维持中高频输入阻抗，而平面电容、嵌入式电容和片上／封装电容则维持高频阻抗。去耦网络的设计是PDN设计最重要的部分，也是PDN设计和噪声管理的难点。

频域阻抗分析法是平面PDN设计的典型方法。通过PDN的频域阻抗曲线，可以清楚地判断在哪些频率点上会出现严重的电源噪声。这种分析方法非常有利于分析并设计PDN对SI（信号完整性）和EMI影响。

    判断一个PDN设计是否优良的标准是：

① 在可接受的电源噪声下，功率得到及时可靠的传输；

② 维持PCB上高速信号的完整性；

③ 将系统的电磁辐射控制在可接受的范围内。

 

 

小煜

    在基于目标阻抗（target impedance）的去耦电容设计方法中，把瞬态电流看成阶跃信号，因而有很宽的频谱，去耦电容必须在这个很宽的频谱内使电源系统的输出阻抗低于目标阻抗（target impedance）。电容的选择是分频段设计的，每一种容值的电容负责一段频谱范围，超出这个范围的，由其他电容负责构成低阻抗路径。

    例如：要去耦的电源为1.2V，允许电压波动为2.5%，最大瞬态变化电流为600mA。利用目标阻抗计算电源系统所需去耦电容器的电容量的步骤[于博士信号完整性研究网. 电源完整性设计详解.www.sig007.com]如下：

 

 

 

 

 

 

 

 

 

 

 

 

 

 

KillerStar

常见泽1

henbucuo 很不错 可以学习很多

sisi85

楼主很强大 受教啦 谢谢！

sisi85

楼主好！看了上面关于电容的知识后受益匪浅，现就以下问题提问：
1、同一电容的等效电阻是一固定值，还是会随着电路工作频率的变化而变化？如何变化？
2、看了图6 GRM系列片状独石陶瓷电容器阻抗频率特性之后，发现容值越高其自身的谢振频率越低。
   那电容的等效电阻与其自身的容值及谐振频率有什么关系呢？
3、电容的自身谐振好还是不好呢？我们在电路设计选择电容时，是尽量选择谐振频率低于电路工作频率   的 电容，避免产生谐振；还是尽量选择谐振频率约等于电路工作频率的电容呢？
以上请老师解惑。谢谢

tianshilande

veryvery不错

cwd无语

值得学习

ruther1234

学习了，谢 分享！

zhangdaoyu

good !谢谢分享1

hujunlazy

不懂，帮顶校友。。。

lllllt

学习了