南华大学黄智伟系列-- 接地对ADC性能的影响

小煜

南华大学黄智伟系列-- 接地对ADC性能的影响 [复制链接]

   ADC是电子设计竞赛作品中常见的、必需的电路之一。高精度模数转换器能否达到最佳性能与许多因素有关，其中电源去耦和良好的接地设计是保证ADC精度的必要条件。

一个接地设计不良的模数系统会存在过高的噪声、信号串扰等问题。对于ADC来说，差的微分线性误差(DLE或DNL)可能来自于ADC内部（如建立时间）、来自ADC的驱动电路（在ADC的工作频率处具有过高的输出阻抗）、或者来自接地不良的设计技术以及其他。如何降低转换器微分线性误差(DLE或DNL)是一个棘手的问题。

 

   图5.2.14为某接地设计不良的PCB中ADC ADC774（12bit, 8μs转换时间）的DLE误差图。该图描述了转换器的特定数字输出与理想线性之间的偏差。图5.2.14所示的电路的DLE误差大约为±0.4LSB，符合ADC774的特性，但这不是最优的。

 

   产生此DLE误差性能的原因是该器件采用的接地方式。这块板的“接地”方式采用的是在大部分ADC的数据手册上给出的推荐方式：ADC分开模拟地和数字地，然后将模拟地和数字地通过ADC的内部电路连接在一起，在PCB上没有连接处。

 

   问题如图5.2.15所示，当数字和模拟公共地在ADC内部连接时，其返回到PCB上的地线的距离却很长，这意味着在“地线”实际上产生（存在）了一些电阻和电感。

 

    改进的设计将同一片ADC上的数字和模拟的公共地连接到ADC下面的接地层上（见图5.2.15)，可以有效地减少长地线产生的电阻和电感，从而使ADC“具有”小的接地阻抗，这是一种性能较优的接地形式。改进接地设计的效果如图5.2.16所示，DLE误差仅约±0.1LSB，更接近于ADC774的典型工作状态。

采用单独的接地层作为高精度ADC系统的接地方式是一个最好的选择，因为这可以可能地降低ADC的公共地返回路径上的阻抗。如果在某些情况下不能够采用接地层，那么应采用宽而短的地线来进行公共地的连接，尽可能地保持地线在低阻抗状态。注意：不良的接地设计可能直接影响系统性能，而这种影响有时又使我们难以发现。

 

 

 

图5.2.14 ADC774差的接地设计产生的 DLE误差

 

 

图5.2.15  改进ADC774的接地设计

 

 

图5.2.16   ADC774改进的接地设计产生的 DLE误差

 

更多的内容可以参考“黄智伟.嵌入式系统中的模拟电路设计[M].北京：电子工业出版社，2011.1”一书。