求高手指点为什么只能计数低八位

adou178432

求高手指点为什么只能计数低八位 [复制链接]

library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;

entity clock_10Hz is
port(reset:in std_logic;
clk_in:in std_logic;
clk_out: out std_logic_vector(21 downto 0));
end clock_10Hz ;

architecture behavioral of clock_10Hz is

signal clk_cnt:std_logic_vector( 21 downto 0);
signal clk_bit: std_logic;

begin
gen_clock:process(clk_in ,reset)is
begin

if(reset='0') then
clk_cnt <="0000000000000000000000";
clk_bit <= '0';

elsif rising_edge(clk_in)then
if(clk_cnt=1199999)then
clk_cnt <="0000000000000000000000";
clk_bit<=not clk_bit;

else
clk_cnt<=clk_cnt+1;

end if;

end if;

end process;

clk_out<=clk_cnt;

end behavioral;

jinheng23

从代码上看你应该是想做一个分频器。最后出来10HZ的信号。你的输出应该是STD_LOGIC 而不是STD_LOGIC_VECTOR(21 DOWNTO 0)

另外你的clk_cnt定义的是std_logic_vector(21 downto 0），为什么你却又写if clk_cnt=11999999呢？

说的不对请不要在意。

[ 本帖最后由 jinheng23 于 2011-7-24 20:15 编辑 ]

eeleader

不知到楼主CLK_out<=Clk_Cnt; 此种表达方式有问题；两边变量的位数不等！

楼主的意思是不是Clk_Out<=Clk_Bit.

还有问题就是楼上的所说的一些问题。

感觉楼主才开始学FPGA编程

gz475514589

楼主的PROCESS中用了三个IF最后在进程结束时只有2个END IF ，程序编译应该通不过吧