5325|6

6892

帖子

0

TA的资源

五彩晶圆(高级)

楼主
 

讨论FPGA面试题目 [复制链接]

用Verilog/VHDL实现一个clock generator 。要求如下:


a
、实现2分频和4分频


b
、使两个输出时钟的skew尽可能小


c
、受外部噪声影响后,该电路功能可以自行恢复

 

 

此帖出自FPGA/CPLD论坛

最新回复

 俺搅得,如果只做简单的2分频或4分频的话,应该没有什么抗噪声问题。用到PLL之类的IP时才有可能挂掉,这时最好配备能重新复位救活它的逻辑。  详情 回复 发表于 2011-7-20 09:05
点赞 关注
个人签名一个为理想不懈前进的人,一个永不言败人!
http://shop57496282.taobao.com/
欢迎光临网上店铺!
 

回复
举报

6892

帖子

0

TA的资源

五彩晶圆(高级)

沙发
 

外部噪声干扰后,电路可以自动恢复,这个怎么搞,值得研究

此帖出自FPGA/CPLD论坛
个人签名一个为理想不懈前进的人,一个永不言败人!
http://shop57496282.taobao.com/
欢迎光临网上店铺!
 
 

回复

21

帖子

0

TA的资源

一粒金砂(中级)

板凳
 
等高手,我只会基本的分频器。
此帖出自FPGA/CPLD论坛
 
 
 

回复

3138

帖子

0

TA的资源

裸片初长成(初级)

4
 
 “噪声自行恢复”的说法颇费解,莫非指的是PLL的LOCK掉了之后自动复位?
此帖出自FPGA/CPLD论坛
 
 
 

回复

7172

帖子

195

TA的资源

五彩晶圆(高级)

5
 
刚学FPGA 看不懂
此帖出自FPGA/CPLD论坛
 
 
 

回复

3

帖子

0

TA的资源

一粒金砂(中级)

6
 

抗噪声就是不挂死的意思。噪声没有了,代码可以恢复工作。

此帖出自FPGA/CPLD论坛
 
 
 

回复

3138

帖子

0

TA的资源

裸片初长成(初级)

7
 
 俺搅得,如果只做简单的2分频或4分频的话,应该没有什么抗噪声问题。用到PLL之类的IP时才有可能挂掉,这时最好配备能重新复位救活它的逻辑。
此帖出自FPGA/CPLD论坛
 
 
 

回复
您需要登录后才可以回帖 登录 | 注册

随便看看
查找数据手册?

EEWorld Datasheet 技术支持

相关文章 更多>>
关闭
站长推荐上一条 1/10 下一条

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表