4297|2

11

帖子

0

TA的资源

一粒金砂(中级)

楼主
 

ATAPI-6和7标准手册的错误? [复制链接]

TAP6或7的寄存器访问时序中,有一个错误如下(我认为是错误) 见下图片2 jpg
而参照的下图3.jpg是cirrus公司的ARM9有关IDE接口时序的不同(DIOR-/DIOW-这个引脚时序和标准相反)
因为DIOR-/DIOW-是低电平有效,我们以ARM9时序中写寄存器分析:首先地址ADDR VALID需要建立时间t1,然后DIOWn下降沿锁存地址,并维持t2时间有效(这期间接近结束,数据也要出现)当数据写入的时候,DIOW应该处于低电平,然后通过上升沿锁存要写入的数据。然后等待t2i恢复时间。
分析ATAPI6时序:推测寄存器地址和要写入的数据的锁存发生在DIOW,DIOR的跳变沿。首先DIOR默认是高,接着地址出现,就需要拉低DIOR/DIOW 保持t1, 然后靠上升沿锁存寄存器地址,然后等待t2时间,在t2结束之前,如果是写数据,则需要提前把数据放在DD[7:0]上,给予t3建立时间,然后下降沿锁存,保持DIOR-/DIOW-为低。哈哈,这样分析,ATAPI6协议倒是没错了。备注: 我感觉ARM9提供的时序比较靠谱,因为地址是在DIOR-DIOW-为低建立,等待上升沿锁存。这个时候IDE转SATA接口的寄存器地址就被访问了。然后IDE转SATA芯片内部在t2时间下去处理数据寄存器(写==把D[7:0]的数据放入数据寄存器,读==把D[7:0]bus从数据寄存器拿出来) 接着控制DIOR-/DIOW-上升沿锁存数据到/出数据寄存器form/to D[7:0]总线。

[ 本帖最后由 lvben5d 于 2011-7-8 10:10 编辑 ]

2.jpg (30.77 KB, 下载次数: 1)

2.jpg

3.jpg (29.52 KB, 下载次数: 1)

3.jpg
此帖出自FPGA/CPLD论坛

最新回复

应该不会错,多找找自己的原因。  详情 回复 发表于 2011-7-8 10:27
点赞 关注
 

回复
举报

6892

帖子

0

TA的资源

五彩晶圆(高级)

沙发
 
应该不会错,多找找自己的原因。
此帖出自FPGA/CPLD论坛
个人签名一个为理想不懈前进的人,一个永不言败人!
http://shop57496282.taobao.com/
欢迎光临网上店铺!
 
 

回复

11

帖子

0

TA的资源

一粒金砂(中级)

板凳
 

回复 沙发 eeleader 的帖子

呵呵,我也知道自己粗心,多看几遍。看了N天,2个手册都是外国公司的。一个是国际标准ATAPI6(草稿)和ATAPI7(发布),还一个是cirrus的EP9312 ARM9。2个时序图,DIOR-/DIOW-引脚刚好相反。只希望用过的人,有经验指点下。毕竟没去做过硬盘访问,是不会去了解ATAPI6手册的。Q385157936 。
PS: ATAPI6对这个时序注解,从英文来看就自相矛盾了,呵呵。

[ 本帖最后由 lvben5d 于 2011-7-8 10:44 编辑 ]
此帖出自FPGA/CPLD论坛
 
 
 

回复
您需要登录后才可以回帖 登录 | 注册

随便看看
查找数据手册?

EEWorld Datasheet 技术支持

相关文章 更多>>
关闭
站长推荐上一条 1/9 下一条

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表