关于ISE的功能仿真和时序仿真的问题想请教

x1022as

关于ISE的功能仿真和时序仿真的问题想请教 [复制链接]

我的一个程序功能仿真通过了，时序仿真出现很多问题（用的是ISE,仿真用modelsim，后仿的时候结果图里有那种红色尖角，有很多，好像是什么timing errors），我想知道出现这种情况一般来说应该做什么呢，是否就马上该调试程序（我是这么干的，但是我不清楚程序在后仿中哪部分出了问题，所以调试起来很费力，基本没什么进展），请问有没有详细直观的方法？

还有我在做完功能仿真之后就直接实现做时序仿真了，这中间有没有什么步骤被忽略了？看很多流程图里都写着约束和静态时序分析，这两个对我现在遇到的问题有帮助么（功能仿真正确后仿不对），具体应该怎么做呢，希望能有人解答，谢谢！！！

eeleader

功能仿真的只是验证逻辑正确性。 比如 A  AND B 这个逻辑， 功能仿真只是验证A=1，B=0， A  AND B=0 这个逻辑正确否。

时序仿真验证跟器件以及布局布线的延迟有关系。同样A  AND B 这个逻辑， 由于A输入端口到 AND这个晶体管这个器件的延迟与B输入端口到AND这个晶体管这个器件的延迟不同就会到导致冒险出现。

 

所以你的FPGA应用程序设计， 一定要在程序设计开始，考虑这个器件的延迟，导致冒险的情况出现。建议你用全同步设计，可能就会解决你的问题！

x1022as

原帖由 eeleader 于 2011-5-9 08:02 发表 功能仿真的只是验证逻辑正确性。 比如 A  AND B 这个逻辑， 功能仿真只是验证A=1，B=0， A  AND B=0 这个逻辑正确否。时序仿真验证跟器件以及布局布线的延迟有关系。同样A  AND B 这个逻辑， 由于A ...

谢谢，那约束对时序仿真的结果有影响么，静态时序分析报告里面有什么信息，对我现在的遇到的情况有帮助吗？