4223|6

255

帖子

0

TA的资源

一粒金砂(中级)

楼主
 

请教一个FPGA控制AD采集的问题。 [复制链接]

最近在做FPGA控制TLC5540进行AD采集的实验,根据5540的时序图可知,结果AD转换后的数字信号需要在2.5个采集时钟后才会输出
请教在FPGA中如何处理2.5个采集时钟,可否用一计数器?

此帖出自FPGA/CPLD论坛

最新回复

这个图简单理解,就是芯片采集数据后, 延迟3个时钟可以取到有效数据了.  详情 回复 发表于 2011-4-29 16:36
点赞 关注
 

回复
举报

5979

帖子

8

TA的资源

版主

沙发
 
不是3个clk吗 怎么是2.5个
此帖出自FPGA/CPLD论坛
个人签名生活就是油盐酱醋再加一点糖,快活就是一天到晚乐呵呵的忙
===================================
做一个简单的人,踏实而务实,不沉溺幻想,不庸人自扰
 
 

回复

325

帖子

0

TA的资源

裸片初长成(初级)

板凳
 

我看也是3个CLK

我看也是3个CLK
此帖出自FPGA/CPLD论坛
个人签名科技应该让生活变得更简单!
 
 
 

回复

6892

帖子

0

TA的资源

五彩晶圆(高级)

4
 

这完全是3个CLK!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!

此帖出自FPGA/CPLD论坛
个人签名一个为理想不懈前进的人,一个永不言败人!
http://shop57496282.taobao.com/
欢迎光临网上店铺!
 
 
 

回复

255

帖子

0

TA的资源

一粒金砂(中级)

5
 
嗯,是3个,谢谢各位啦。
那要不要延时3个Clk,FPGA在采集,还是直接采集呢?
此帖出自FPGA/CPLD论坛
 
 
 

回复

80

帖子

0

TA的资源

一粒金砂(中级)

6
 

是3个clk

[ 本帖最后由 stepan 于 2011-4-29 15:44 编辑 ]
此帖出自FPGA/CPLD论坛
 
 
 

回复

6892

帖子

0

TA的资源

五彩晶圆(高级)

7
 

这个图简单理解,就是芯片采集数据后, 延迟3个时钟可以取到有效数据了.

此帖出自FPGA/CPLD论坛
个人签名一个为理想不懈前进的人,一个永不言败人!
http://shop57496282.taobao.com/
欢迎光临网上店铺!
 
 
 

回复
您需要登录后才可以回帖 登录 | 注册

随便看看
查找数据手册?

EEWorld Datasheet 技术支持

相关文章 更多>>
关闭
站长推荐上一条 1/10 下一条

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表