新手求助，关于2xx的时钟的问题~

zhxin999

新手求助，关于2xx的时钟的问题~ [复制链接]

user's guide上说
After a PUC, MCLK and SMCLK are sourced from DCOCLK at ~1.1 MHz (see
the device-specific data sheet for parameters) and ACLK is sourced from
LFXT1CLK in LF mode with an internal load capacitance of 6pF.

关于ACLK的
1、可是如果我的xt1没有外接晶振或数字时钟源，那么ACLK还有么？


另外在网上看了一篇文章
http://www.61ic.com/Technology/embed/200604/3513.html
[COLOR="××ue"]MSP430采用了一种折衷办法，即在CPU外使用一个较低的频率为32 768 Hz的钟表晶体振荡器生成辅助时钟ACLK，能够保证一些低频率应用场合的要求，对于一些低频工作的外设而言可以直接作为信号源或时钟，而无需增加额外的分频电路；同时，在CPU内部使用结合数字控制振荡器DCO的FLL技术，将ACLK倍频升高，作为系统的主时钟MCLK。它使得指令能够在较低晶振下获得高时钟时的运行速度，能够满足高速实时的要求。低、高频之间的切换只需6μs。[/color]

2、如果按红色部分的说法，ACLK和MCLK有直接的关系。真的么？

以上问题如果看4xx的FLL+，也许有答案，但挺长的，还得看其他模块，没有太多时间。所以 4、为了省电需要在不同的情况下可以选择不同的时钟，比如大计算量也许需要功率高点，查询的时候功率需要低一些。那么时钟的切换有什么需要注意的事项呢？我现在只是知道1、对Timer有影响2会丢一个时钟周期，还有其他的么？

wangkun2046

3、为了省电可以通过XT2OFF关闭XT2，XT1外接个32768Hz的它需要关闭么？

这个问题找到了，在SR中可以关闭DCO和LFXT1

dajun

1、可是如果我的xt1没有外接晶振或数字时钟源，那么ACLK还有么？--------有，可以来自VLOCLK
2、如果按红色部分的说法，ACLK和MCLK有直接的关系。真的么？-------没关系，ACLK 来自LFXT1CLK或VLOCLK
3、为了省电可以通过XT2OFF关闭XT2，XT1外接个32768Hz的它需要关闭么？------ 一般不需要。
4、为了省电需要在不同的情况下可以选择不同的时钟，比如大计算量也许需要功率高点，查询的时候功率需要低一些。那么时钟的切换有什么需要注意的事项呢？我现在只是知道1、对Timer有影响2会丢一个时钟周期，还有其他的么？-----------不知道，不是准确计时的话应该没什么。。

limaobin

1、 那么就是说after a puc 并且没有XT1的时候，应该是默认为VLO了。
2、那就是说那篇文章写得有问题喽
3、呵呵，为了省电不用的话也就关了。
4、User's guide上也没有太多的说明

谢谢楼上的~~

guiziqian

FLL只是对于4XX系列的，2XX系列内部没有FLL

csallon

引用:

FLL只是对于4XX系列的，2XX系列内部没有FLL

哦

我是看SR的介绍

SCG0 System clock generator 0. This bit, when set, turns off the FLL+ loop
control.

然后看FLL+的缩写说明
FLL Frequency Locked Loop See FLL+ in MSP430x4xx Family User’s Guide
还以为看4xx能得到解答呢

要是没有的话 省事喽~