PLL相关寄存器设定

hy.rf

PLL相关寄存器设定 [复制链接]

大家好：
　　使用６７１３的ＰＬＬ相关寄存器，可以设置系统工作主频、外设工作时钟、以及ＥＭＩＦ工作时钟等。不太明白每设置一个分频器为什么要插入延时等待？代码如下：
　
　/* Set DSP clock */
    PLL_RSET(PLLDIV1, PLL_PLLDIV1_RMK(1, 1)); //Set SYSCLK1(DSP Core)
    plldelay(20);

后面插入的plldelay(20)延时具体用途是什么？谢谢

rainashes

猜想是要将你附的值,载进去,确保设置有效

krg07

我看C6000的PLL文档中写着需要延时。

eddie7434

我看每个寄存器的设完延时都不太一样，问问延时多少怎么确定呢？

mxcb2008

我也非常想知道啊！谢谢

snakeemail

怎么没有答复了？红岩去哪了？再帮忙分析一下

znstchhh

PLL文档里面写了需要延时多少阿。
不过我写这种程序都是往多的延，反正这种配置类的程序时间长一点也无关紧要，延时足够长时间也就不需要查文档了。

wajwaj

我还想问一下，我在程序里配置时之前没有设置时应该有个初始化的值，这是在ＧＥＬ文件里完成的，在后面计算延迟时，是不是初值都按照ＧＥＬ里面设置得来？而且为什么我的ＧＥＬ文件里初始化ＰＬＬ没有带任何延迟呢？