STM32F103ZET6的总线真乱呀！哈哈！

air_cc

STM32F103ZET6的总线真乱呀！哈哈！ [复制链接]

                                 大家有同感？

embedall

                                  

eeq619

                                 外扩IS61LV25616，和NAND ,咋样放，布线更合理一些？我现在把IS61LV25616放在STM32F103ZET6的背面了！

joychow

                                 不过比NXP强点。

fanzi

引脚乱还罢了，
问题是这组IO占几个，那组IO占几个的，剩下的都没个完整的组了

真不知ST为什么要这样设计

llmdd

                                 我用的是VCT6和IS61LV25616还有一个100脚的CPLD，画起来没感觉太乱

yangdi1985

下图是STM32的36、48、64和100脚封装的管脚分布图，图中蓝色线是GPIO管脚，红色线是电源和地线，粉色线是特殊管脚；而且管脚多的封装中，多出来的管脚的方位与管脚少的封装中那些相同管脚，不会互相交叉，这样非常有利于设计人员重新设计升级产品。从图中可以看出，STM32的管脚利用率是非常高的，80%的管脚都可以作为GPIO端口。

144脚的封装与100脚的封装，依然有这样的对应关系。

---

5楼说的“这组IO占几个，那组IO占几个的，剩下的都没个完整的组了”，是因为这个兼容的原因。明白了这一点，你就不会感觉乱了，而且还会欣赏这样的布局;-)

toplike

                                  

jekr

请问“老狼”朋友，能不能把你的zet6的原理图封装给我一份啊？谢谢了
我邮箱：liuzuange@163.com.

liwenjie518

                                 恩，感觉挺乱的，连存储器的线这一条那一条的。

liaohuchen

                                 还好吧

mrking0105

总线确实有点乱，布线不好布
不过关系不大

alling

                                 我也不这么看，感觉还是蛮有条理的

fanfanme

                                 走线走的还蛮好的，有条理

sadly110

走线走的还蛮好的，有条理